[发明专利]自动捕获10G EPON报文的定时装置及方法有效
申请号: | 201210237705.6 | 申请日: | 2012-07-11 |
公开(公告)号: | CN102752211A | 公开(公告)日: | 2012-10-24 |
发明(设计)人: | 鲁群;姜涛;娄非志;胡杰 | 申请(专利权)人: | 烽火通信科技股份有限公司 |
主分类号: | H04L12/56 | 分类号: | H04L12/56;H04Q11/00 |
代理公司: | 北京捷诚信通专利事务所(普通合伙) 11221 | 代理人: | 魏殿绅;庞炳良 |
地址: | 430074 湖北省武*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 自动 捕获 10 epon 报文 定时 装置 方法 | ||
技术领域
本发明涉及通信领域,特别是涉及一种自动捕获10G EPON报文的定时装置及方法。
背景技术
10G EPON(10 Giga Ethernet Passive Optical Network,10吉比特以太网无源光网络)是一种近几年才出现的新的高速光纤接入方式。它采用点到多点结构的无源光纤传输,在以太网上承载高速的语音、视频、游戏、IPTV(Internet Protocol Television,交互式网络电视)等多种业务,并提供相当可靠的性能QoS(Quality of Service,服务质量)服务质量。10G EPON高速接入技术的出现,为物联网、云计算的实现和普及创造了条件。
常规测试仪表对捕获启动时间要求并不严格,通常以手动按下按钮,或者用自动化测试软件定时方式触发捕获,捕获精度通常在几十毫秒级。如果在仪表内部就设定和OLT(Optical Line Terminal,光线路终端)同步的时钟,利用OLT时钟有周期性的特点,根据OLT的时间轴精确控制启动抓包的时间,则可以使抓包的启动更智能化,精度更高。如果不对帧按照EPON(Ethernet Passive Optical Network,以太网无源光网络)系统时间进行精确定位、预估或筛选,抓取报文占用缓存空间较大,分析报文也要面对处理海量数据的困难。
目前捕获10G以太网报文的仪表只能通过软件或者手动触发的方式,粗略地捕获所需要时间段的10G以太网报文。10G以上高速 交互式EPON报文的结构参见图1所示,其捕获方法非常复杂,对设备商及运营商而言,一直是不可见的黑匣子,这给10G EPON技术的推广和应用带来了很大障碍。10G EPON系统设备提出了更为苛刻的测试需求,当前10GE测试设备很难满足实际测试要求,无法定时捕捉并分析10G EPON报文;此外,当前通信交换速率越来越高,而抓包缓存相对有限,无法满足越来越高的通信交换速率需求。
发明内容
本发明的目的是为了克服上述背景技术的不足,提供自动捕获10G EPON报文的定时装置及方法,能够实现精确地定时自动捕获和分析10G EPON报文,通过设计精确的定时及滤除条件减少捕获报文存储的空间,为提升远程调度器的性能和使用效率,充分挖掘EPON系统的潜力,增强不同设备厂家之间的互通能力创造一定条件。
本发明提供的自动捕获10G EPON报文的定时装置,包括本地时间及开始捕获使能产生电路、分别与本地时间及开始捕获使能产生电路相连的时戳提取电路、数据预分析模块和触发点生成模块,触发点生成模块还与定时装置外部的CPU相连,时戳提取电路和数据预分析模块均与定时装置外部包括前导码的PON MAC总线数据的bit位调整电路相连,本地时间及开始捕获使能产生电路还与定时装置外部的触发点生成模块相连,定时装置外部的bit位调整电路通过定时装置内部的数据预分析模块与定时装置内部的触发点生成模块相连,本地时间及开始捕获使能产生电路内部还包括绝对时间校正电路;所述时戳提取电路,用于从bit位调整电路调整过的数据中提取MPCP时间发送到本地时间及开始捕获使能产生电路;本地时间及开始捕获使能产生电路用于产生本地时间和开始捕获使能,并将开始捕获使能传递给定时装置外部的触发点生成模块。
在上述技术方案中,所述定时装置内部和外部的数据预分析模块是并行独立的,均包括:分别与bit位调整电路相连的帧头内容匹配触发标志生成电路、帧长计算电路和CRC校验和本帧错误检测电路,用于对经过比特位调整电路后的数据帧进行帧长统计、CRC校验、本帧错误检测和帧头匹配;帧头内容匹配触发标志生成电路,用于生成帧头内容匹配触发标志;帧长计算电路,用于从帧头开始对当前帧长度进行计算,在帧尾得到帧长,并保存在帧长信息寄存器;CRC校验和本帧错误检测电路,用于检测本帧错误,及在帧尾得到CRC校验结果,作为随帧携带的CRC校验错误指示信息,写入PON报文储存缓存描述格式内。
在上述技术方案中,所述定时装置内部和外部的触发点生成模块是并行独立的,均包括:与帧头内容匹配触发标志生成电路相连的触发点标志产生电路、分别与帧长计算电路和触发点标志产生电路相连的帧长匹配电路、分别与CRC校验和本帧错误检测电路和触发点标志产生电路相连的帧错匹配电路;帧长匹配电路,用于将帧长计算电路得到的帧长保存在帧长信息寄存器内,在帧长匹配使能配置为高的情况下,与帧长匹配规则比对,得到帧长匹配标签;帧错匹配电路,用于将CRC校验和本帧错误检测电路得到的帧错指示与帧错匹配使能相与得到帧错匹配标签。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于烽火通信科技股份有限公司,未经烽火通信科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210237705.6/2.html,转载请声明来源钻瓜专利网。