[发明专利]半导体装置和系统无效
| 申请号: | 201210236038.X | 申请日: | 2012-07-05 |
| 公开(公告)号: | CN102866760A | 公开(公告)日: | 2013-01-09 |
| 发明(设计)人: | 藤谷诚希;入田隆宏 | 申请(专利权)人: | 瑞萨移动公司 |
| 主分类号: | G06F1/26 | 分类号: | G06F1/26;G06F1/08 |
| 代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 酆迅;张宁 |
| 地址: | 日本*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 装置 系统 | ||
1.一种半导体装置,包括:
包括预定功能的电路;
时钟生成电路,生成向所述电路供应的时钟信号;
时钟控制电路,控制所述时钟生成电路;以及
通知信号生成电路,生成通知信号,所述通知信号用于通知用于所述时钟控制电路控制所述时钟生成电路的时序。
2.根据权利要求1所述的半导体装置,其中根据所述通知信号调整将向所述电路供应的电源电压。
3.根据权利要求1所述的半导体装置,还包括控制向所述电路供应的功率的功率控制电路,
其中所述通知信号生成电路通知用于所述功率控制电路执行控制的时序。
4.根据权利要求1所述的半导体装置,其中所述通知信号是用于通知所述电路的操作电流增加的信号。
5.根据权利要求1所述的半导体装置,其中所述通知信号生成电路在所述时钟控制电路控制所述时钟生成电路从而使得向所述电路供应的所述时钟信号的频率将高于预定频率时生成所述通知信号。
6.根据权利要求1所述的半导体装置,其中所述通知信号生成电路在所述时钟控制电路控制所述时钟生成电路从而使得向所述电路供应所述时钟信号时生成所述通知信号。
7.根据权利要求3所述的半导体装置,其中所述通知信号生成电路在所述功率控制电路控制所述电路从而使得向所述电路供应所述功率时生成所述通知信号。
8.根据权利要求3所述的半导体装置,其中所述通知信号生成电路在所述时钟控制电路控制所述时钟生成电路从而使得向所述电路供应所述时钟信号时的时序和在所述功率控制电路控制所述电路从而使得向所述电路供应所述功率时的时序中的至少一个时序处生成所述通知信号。
9.根据权利要求1所述的半导体装置,其中:
所述时钟控制电路包括第一状态机,以及
所述通知信号生成电路根据所述第一状态机的状态生成所述通知信号。
10.根据权利要求9所述的半导体装置,其中所述通知信号生成电路在所述第一状态机执行用于将向所述电路供应的所述时钟信号的频率增加至高于预定频率的过程时的时段中生成所述通知信号。
11.根据权利要求9所述的半导体装置,其中所述通知信号生成电路在所述第一状态机执行用于向所述电路供应所述时钟信号的过程时的时段中生成所述通知信号。
12.根据权利要求3所述的半导体装置,其中:
所述功率控制电路包括第二状态机,以及
所述通知信号生成电路根据所述第二状态机的状态生成所述通知信号。
13.根据权利要求12所述的半导体装置,其中所述通知信号生成电路在所述第二状态机执行用于向所述电路供应所述功率的过程时的时段中生成所述通知信号。
14.根据权利要求1所述的半导体装置,其中:
所述电路包括处理器和存储器访问检测单元,所述处理器包括CPU和高速缓冲存储器,所述存储器访问检测单元检测所述CPU对所述高速缓冲存储器的访问次数并且根据所述访问次数计算所述处理器中的预计电流消耗数量,以及
所述时钟控制电路在所述计算的预计电流消耗数量超过预定参考值时控制所述时钟生成电路从而使得减少向所述电路供应的所述时钟信号的频率。
15.一种半导体装置,包括:
包括预定功能的电路;
功率控制电路,控制向所述电路供应的功率;以及
通知信号生成电路,生成通知信号,所述通知信号用于通知用于所述功率控制电路执行控制的时序。
16.根据权利要求15所述的半导体装置,其中根据所述通知信号调整向所述电路供应的电源电压。
17.根据权利要求15所述的半导体装置,其中所述通知信号生成电路在所述功率控制电路控制所述电路从而使得向所述电路供应所述功率时生成所述通知信号。
18.根据权利要求15所述的半导体装置,其中:
所述功率控制电路包括第二状态机;以及
所述通知信号生成电路根据所述第二状态机的状态生成所述通知信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨移动公司,未经瑞萨移动公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210236038.X/1.html,转载请声明来源钻瓜专利网。





