[发明专利]时钟脉冲宽度调制电路和时钟脉冲宽度调制方法

说明书

技术领域

本发明涉及时钟脉冲宽度调制技术领域，尤其涉及一种时钟脉冲宽度调制方法和时钟脉冲宽度调制电路。

背景技术

在超大规模集成电路(VLSI)向高速度、低电压的趋势发展的情况下，许多高速模数(A/D)转换器均使用双数据率技术来获得更大的数据吞吐量，其中，流水线模数转换器以其高速高精度的特点受到众多设计者的青睐。在流水线模数转换器设计中，时钟信号占空比精度与抖动特性随频率和转换位数的上升对电路系统转换精度的影响越来越大，而提供高精度占空比和低抖动的时钟信号就显得尤为重要。时钟脉冲宽度调制技术是提供高精度占空比和低抖动时钟信号的有效技术手段。

基于双数据率技术，为获得大数据吞吐量，通常要求时钟信号占空比为50％。时钟信号通常由振荡器及时钟电路来提供。振荡器和时钟电路产生的时钟信号通常不具备精确的50％占空比，如，时钟信号具有45％的占空比，其中高电平阶段是一个时钟周期的45％，低电平阶段是一个时钟周期剩余的55％。通常采用时钟脉冲宽度调制器校正或改变时钟信号的占空比，为电路系统提供50％占空比的时钟信号。

现有时钟脉冲宽度调制电路主要包括：

检测电路，用于检测输入的时钟信号，获得待调制时钟信号的占空比等信息；

调制电路，基于检测电路获得的检测信息，对待调制时钟信号的双边沿进行调制，其中双边沿包括时钟信号的上升沿与下降沿，并输出经过调制的时钟信号。

发明人经过实践与研究发现现有技术至少存在以下技术问题：

现有时钟脉冲宽度调制电路由于需要检测待调制时钟信号，并且进行双边沿调制，因此调制时间长，输出时钟信号的抖动大；电路设计复杂，需要占用大量的芯片面积，且功耗大，工作频率不会很高，环路稳定性不好。

为适应高速A/D转换器高速高精度大数据吞吐量的发展趋势，需要改进现有时钟脉冲宽度调制电路。

发明内容

本发明提供一种时钟脉冲宽度调制电路和时钟脉冲宽度调制方法，解决现有技术存在的对时钟信号调制时间长，输出时钟信号抖动大的技术问题。

本发明中，一种时钟脉冲宽度调制电路，包括：跟踪电路、反向电路、电荷泵环路、启动电路、延迟触发电路和使能控制电路；

所述跟踪电路，用于跟踪外部输入所述调制电路的待调制时钟信号第m个时钟周期内的首跳变沿，获得输出时钟信号第n个时钟周期内的第一跳变沿，在输出时钟信号输出端输出所述第n个时钟周期内的第一跳变沿，并输出所述第n个时钟周期内的第一跳变沿给所述反向电路和所述电荷泵环路；且当收到外部输入的第m+1个待调制时钟信号时，m＝m+1，n＝n+1，继续执行跟踪操作；其中，n和m为正整数；

所述使能控制电路，产生使能信号，用于控制在n＝1时，所述启动电路与所述跟踪电路同时工作；

所述启动电路，用于产生初始电压信号，初始化所述电荷泵环路内的第一电压信号，进而初始化所述跳变沿控制电压信号；

所述反向电路，用于将第n个时钟周期内收到的所述第一跳变沿转换为第一反向跳变沿，输出所述第一反向跳变沿给所述电荷泵环路和所述延迟触发电路；

所述电荷泵环路，用于在n＝1时，接收所述初始电压信号，初始化所述第一电压信号；并利用第n个时钟周期内收到的第一跳变沿和第一反向跳变沿进行充放电处理，通过控制第一电压信号，控制所述电荷泵环路输出的跳变沿控制电压信号，输出所述跳变沿控制电压信号给所述延迟触发电路；

所述延迟触发电路，用于在接收到所述第一反向跳变沿时，接收所述跳变沿控制电压信号，将所述跳变沿控制电压信号转换为跳变沿触发信号，触发所述输出时钟信号第n个时钟周期内的第二跳变沿；在所述输出端输出第n个时钟周期上的第二跳变沿，输出该第二跳变沿给所述反向电路和所述电荷泵环路；当n＞1，若所述跳变沿控制电压信号在第n个时钟周期结束时的电压值与其在第n个时钟周期开始时的电压值不等，则所述输出时钟信号第n个时钟周期内第二跳变沿的产生位置与第n-1个时钟周期内第二跳变沿的产生位置不同；否则，得到第n个周期内占空比为50％的输出时钟信号；

所述反向电路，还用于在收到第n个时钟周期内的第二跳变沿时，将所述第二跳变沿转换为第二反向跳变沿，输出所述第二反向跳变沿给所述电荷泵环路；