[发明专利]一种晶圆级半导体器件及其封装方法

说明书

技术领域

本发明涉及半导体领域，特别涉及一种新的晶圆级封装（WLP）的半导体器件以及生产这种半导体器件的封装方法。 

背景技术

对于半导体器件来说，散热和器件尺寸是两个重要参数；即是说，一般希望在不增加器件尺寸的基础上，能够有更多的面积暴露在塑封体外，以获得更好的散热效果。 

现有一种半导体器件的实施结构，其中具有一个衬底，该衬底顶面具有镀铜的电路图案，衬底的底面形成有若干个锡球作为与外部器件的电路连接。一个面积较大的第一芯片通过绝缘层粘接在衬底上，一个面积较小的第二芯片进一步通过另一个绝缘层粘接在第一芯片上。通过导线等键接，形成第一、第二芯片与衬底上对应电极的电性连接。最后使用树脂等材料形成塑封体，对第一、第二芯片及衬底进行封装。 

现有另一种半导体器件的实施例结构，其中具有一个面积较大的第一芯片，在其顶面上通过绝缘层粘接有一个面积较小的第二芯片；在第二芯片上形成有一个垫重分布层，进而在该垫重分布层上由若干绝缘体划分的区域内形成若干锡球。同时，还通过若干导线进行键接，形成第一芯片与第二芯片上对应电极的电性连接。在这些导线与第一芯片表面之间具有固化材料，其从下方对导线形成保护。 

与上述两种结构相类似的包含两个堆叠芯片的半导体器件中，一般都通过导线或金属贴片来实现芯片与芯片，芯片与衬底上对应电极的电性连接，这样做不仅工艺流程复杂，而且由此生产的器件尺寸都比较大，散热性能差。 

发明内容

本发明的目的是提供一种新型结构的晶圆级半导体器件及其封装方法，对于芯片电极的电性连接摈弃原先使用的引线键接或金属贴片的方式，可以有效减小器件尺寸，并能够将芯片背面暴露出来以改善散热性能。 

为了达到上述目的，本发明的一个技术方案是提供一种半导体器件的封装方法，其包含以下步骤： 

步骤1，设置一个第一晶圆，在所述第一晶圆上形成有若干个第一芯片，并且，在任意一个所述第一芯片的正面形成有若干个第一电极和若干个第二电极；

步骤2，设置一个第二晶圆，在所述第二晶圆上形成有若干个第二芯片，并且，在任意一个第二芯片的正面形成有若干个第三电极，而在该第二芯片的背面形成有若干个第四电极；对所述第二晶圆进行切割，使得所有的第二芯片被分离成各个单颗的芯片；

步骤3，将每个单颗的第二芯片叠设并粘接到第一晶圆上对应的一个第一芯片上，并且使得每个第二芯片背面的第四电极与第一芯片正面的第二电极通过导电粘接形成电性连接；

步骤4中，对粘接了第二芯片的第一晶圆进行模压封装后，切割第一晶圆形成各个独立的半导体器件，该半导体器件中第一芯片的背面能够暴露设置。

步骤1中还包含在所述第一晶圆上植球，使每个所述第一芯片的第一电极上形成有锡球的过程，并且，第一电极上的锡球在回流焊后具有第一直径； 

步骤2中还包含在所述第二晶圆上植球，使每个所述第二芯片的第三电极上形成有锡球的过程，并且，第三电极上的锡球在回流焊后具有第二直径。

步骤3中粘接时所述第二芯片的厚度值，与第二芯片上锡球的第二直径相加后的高度值，与第一芯片上锡球的第一直径相等； 

粘接时所述第二芯片的厚度是第二晶圆的原始厚度，或者是在步骤2中对第二晶圆背部进行研磨后减薄的厚度。

一种实施例中，所述步骤4进一步包含以下过程： 

在所述第一晶圆的正面覆盖设定厚度的塑封体，使得该塑封体的厚度值小于第一芯片上锡球的第一直径，并且该塑封体的厚度值小于粘接时第二芯片的厚度值与该第二芯片上的锡球第二直径相加后的高度值，从而将第一、第二芯片的主体都包封在该塑封体内，而同时使得第一、第二芯片上各个锡球的顶部暴露在该塑封体的顶面之外。

另一种实施例中，所述步骤4进一步包含以下过程： 

首先，在所述第一晶圆的正面覆盖设定厚度的塑封体，使得该塑封体的厚度值大于第一芯片上锡球的第一直径，并且该塑封体的厚度值大于粘接时第二芯片的厚度值与该第二芯片上锡球的第二直径相加后的高度值，从而将第一、第二芯片的主体及第一、第二芯片上的锡球都包封在该塑封体内；

其次，在第一晶圆的正面对塑封体和第一、第二芯片上的锡球进行研磨，以使第一、第二芯片上锡球经过研磨后在塑封体的顶面暴露，并且研磨后这些锡球的顶面不高于塑封体的顶面。

优选的，步骤1中所设置的第一晶圆的表面经过Ni/Au电镀处理； 

步骤2中所设置的第二晶圆的表面也经过Ni/Au电镀处理。