[发明专利]一种嵌入式软件安全保护系统

说明书

技术领域

本发明属于信息安全技术领域，具体涉及一种嵌入式软件安全保护系统，将该方法应用于嵌入式软件安全防护过程中，可以增加嵌入式软件的安全性。

背景技术

目前市场针对ARM，DSP、单片机通常的安全防护手段很少，重要的程序直接暴露在透明的Flash、EEPROM中。面对不断发展的攻击技术以及黑客之间的竞争，产品的破解时间和成本越来越低，相对于产品仿制者获得的巨大利益，有时其破解成本甚至可以忽略不计。因此，如何保护自身的利益，是产品设计者必须面对的问题。单片机和嵌入式系统一般都有内部ROM/EEPROM/FLASH供用户存放程序，在系统运行的过程中；CPU将存储器中的程序加载到内存或者SDRAM中，进行执行。为了防止未经授权访问或拷贝单片机的机内程序，大部分单片机都带有加密锁定位或者加密字节，以保护片内程序。如果在编程时加密锁定位被使能(锁定)，就无法用普通编程器直接读取单片机内的程序，这就是所谓拷贝保护或者说锁定功能。事实上，这样的保护措施很脆弱，很容易被破解。单片机攻击者借助专用设备或者自制设备，利用单片机芯片设计上的漏洞或软件缺陷，通过多种技术手段，就可以从芯片中提取关键信息，从而获取FLASH或者EPROM内程序或者直接从SDRAM或者内存中或者程序运行的关键数据内容。

发明内容

本发明的目的是针对现有技术的不足，提出一种对设备和数据进行安全防护的嵌入式软件安全保护系统。

本发明是这样实现的：

一种嵌入式软件安全保护系统，在嵌入式设备上设有安全防护模块，所述安全防护模块包括物理防撬装置及防撬盖板、硬件加解密模块电路，所述加解密模块电路用于CPU对EPROM数据访问的接管并配合物理防撬装置及防撬盖板实现对SRAM数据的动态防护。

如上所述的一种嵌入式软件安全保护系统，其中：所述加解密模块电路包括相连的FPGA和安全芯片，FPGA输出CPU信号和NVM信号；所述FPGA用于逻辑控制信号的生成，并负责CPU访问存储器的接管；安全芯片用于对数据的加解密、密钥管理。

如上所述的一种嵌入式软件安全保护系统，其中：所述物理防撬装置及防撬盖板1包括安全状态总线及安全总线状态检测电路；所述安全状态总线的引出端排线采用乱序方式分布；所述安全状态总线的引出端通过固定装置固定于防撬盖板。

如上所述的一种嵌入式软件安全保护系统，其中：所述安全芯片执行安全检测程序：在通信过程中，安全检测程序定时将安全芯片生成随机数发送给FPGA，FPGA利用散列算法对随机数进行运算并回传给安全芯片；安全检测程序利用同样的散列算法对随机数进行运算，并将结果同FPGA回传的结果相比较；如果结果一致，说明安全状态总线正确连接，系统安全状态正常；否则，视为系统安全状态异常；若系统安全状态异常，安全检测程序立即向CPU发出自毁命令，清除SRAM中数据和安全芯片中的密钥，使CPU挂起，停止工作。

如上所述的一种嵌入式软件安全保护系统，其中：所述加解密模块电路在每次加密时采用的密钥不同；数据加密前，安全芯片生成新的随机数，存储于安全芯片的flash中，读取硬件序列号，利用随机数和硬件序列号组合生成密钥种子，通过安全芯片自身的SHA1杂凑算法对密钥种子进行运算，从而生成数据加密密钥，用于数据加密处理；

数据解密前，首先对安全芯片进行配置，读取硬件序列号，再利用安全芯片序列号和存储的随机数组合生成密钥种子，最后通过安全芯片自身的SHA1杂凑算法对密钥种子进行运算，从而生成数据解密密钥，用于CPU与存储器之间的数据解密处理；

加解密密钥存储在安全芯片的内存中，所述密钥在嵌入式设备掉电后消失，再次上电时重新合成密钥种子，生成加解密密钥。

如上所述的一种嵌入式软件安全保护系统，其中：所述加解密模块电路通过PC端加密处理实现对嵌入式软件的加密：加密芯片先产生一个随机数，之后将随机数存储到加密芯片中，完成安全防护模块初始化过程，随机数结合芯片序列号通过SHA1杂凑算法生成密钥，再通过SM1分组算法进行嵌入式软件加密；解密时，加密芯片通过已经存储的随机数、加密芯片序列号，同样的杂凑算法和解密算法进行解密处理即可。

本发明的有益效果是：

通过增加安全防护模块，能够对设备和数据进行有效的安全防护。

通过在安全芯片内部运行安全监测程序，能够定时检查物理防撬装置的有效性。

采用物理防撬装置及防撬盖板防，具有防破坏能力，防止攻击者使用探针探测等方式获取敏感信息；并且防撬盖板可以屏蔽电磁辐射，防止攻击者利用电磁辐射泄露攻击安全系统。