[发明专利]半导体器件制造方法有效

专利信息
申请号: 201210228598.0 申请日: 2012-07-02
公开(公告)号: CN103531540A 公开(公告)日: 2014-01-22
发明(设计)人: 韩锴;王晓磊;王文武;杨红;马雪丽 申请(专利权)人: 中国科学院微电子研究所
主分类号: H01L21/8238 分类号: H01L21/8238;H01L21/28;H01L21/265
代理公司: 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 代理人: 陈红
地址: 100029 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体器件 制造 方法
【权利要求书】:

1.一种半导体器件制造方法,用于制造具有双功函数金属栅的CMOS晶体管,其特征在于包括如下步骤:

提供半导体衬底,在该半导体衬底上形成STI结构,并进行阱区注入,形成NMOSFET区域和PMOSFET区域;

全面性地形成第一栅极绝缘层;

全面性地形成第一栅极;

刻蚀位于PMOSFET区域的第一栅极的至少部分厚度;

全面性地形成铝金属层;

对所述铝金属层进行退火;

沉积金属填充层,完成CMOS晶体管的金属栅极。

2.根据权利要求1所述的方法,其特征在于,所述第一栅极绝缘层的材料为高K栅极绝缘材料,其厚度为2-4nm;或者,所述第一栅极绝缘层的材料为SiO2,其厚度为5-7nm。

3.根据权利要求1所述的方法,其特征在于,所述第一栅极的材料为TiN、MoN或TaN,厚度为2-15nm。

4.根据权利要求1所述的方法,其特征在于,在刻蚀位于PMOSFET区域的第一栅极的至少部分厚度工艺中,至少刻蚀位于PMOSFET区域的第一栅极的三分之一厚度。

5.根据权利要求1所述的方法,其特征在于,在刻蚀位于PMOSFET区域的第一栅极的至少部分厚度工艺中,刻蚀位于PMOSFET区域的第一栅极的全部厚度,并且,在沉积所述金属填充层之前,全面性地形成第二栅极材料层。

6.根据权利要求5所述的方法,其特征在于,所述第二栅极材料层的材料为TiN、MoN或TaN,厚度为2-15nm。

7.根据权利要求1所述的方法,其特征在于,刻蚀位于PMOSFET区域的第一栅极的至少部分厚度具体包括:形成掩膜层,该掩膜层覆盖NMOSFET区域而暴露出PMOSFET区域,然后,各向异性地刻蚀位于PMOSFET区域的第一栅极。

8.根据权利要求1所述的方法,其特征在于,所述铝金属层的厚度为0.1-5nm。

9.根据权利要求1所述的方法,其特征在于,采用离子注入工艺引入所述铝金属层,注入能量为0.1-15keV,剂量为1e14-5e16/cm2

10.根据权利要求1所述的方法,其特征在于,对所述铝金属层进行退火的具体工艺条件为:退火温度为300-1000℃,退火时间为5s-2min。

11.根据权利要求1所述的方法,其特征在于,所述金属填充层的材料为TaN、TiAl或W。

12.根据权利要求1所述的方法,其特征在于,采用后栅工艺,在进行阱区注入、形成NMOSFET区域和PMOSFET区域之后,以及在全面性地形成第一栅极绝缘层之前:

形成牺牲性栅极绝缘层、牺牲性栅极,定义栅极图形;

形成栅极间隙壁,其覆盖所述牺牲性栅极和牺牲性栅极绝缘层的侧壁;

形成栅极间介质层;

去除牺牲性栅极绝缘层和牺牲性栅极,形成栅极空洞。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201210228598.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top