[发明专利]一种MOSFET及其制备方法

说明书

技术领域

本发明涉及晶体管制备领域，具体地，本发明涉及一种MOSFET及其制备方法。

背景技术

金属-氧化层-半导体-场效晶体管（MOSFET）一种可以应用在模拟电路与数字电路的场效晶体管，典型的MOSFET器件包括栅极、源极和漏极，在源极和漏极靠近栅极底部的区域还形成有轻掺杂区域（LDD区域），由于制造成本低廉与使用面积较小、高整合度的优势，在大型积体电路（Large-Scale Integrated Circuits,LSI）或是超大型积体电路（Very Large-Scale Integrated Circuits,VLSI）的领域里得到广泛应用。

随着半导体集成电路制造工艺的日益进步，过去数十年来，为了获得更好的电路的效能MOSFET的尺寸不断地变小，因为越小的MOSFET会使其通道长度减少，让通道的等效电阻也减少，可以让更多电流通过，MOSFET的尺寸变小也意味著栅极面积减少，进而可以降低等效的栅极电容。此外，越小的栅极通常会有更薄的栅极氧化层，进而可以让通道单位电阻值降低；同时MOSFET的面积越小，制造芯片的成本就可以降低，在同样的封装里可以装下更高密度的芯片，同样大小的晶圆就可以产出更多的芯片，可以进一步降低成本。MOSFET尺寸的变小让积体电路的效能大大提升，而这些技术上的突破和半导体制程的进步有着密不可分的关系。

现有技术中MOSFET制造方法如图1a-e所示，具体为：

首先，提供半导体衬底101，在所述衬底101上形成浅沟槽隔离102，然后高温氧化所述衬底形成栅氧层103，所述栅氧层103为绝缘层，沉积并蚀刻栅材料层104和位于栅材料层104上的硬掩膜材料层106，形成栅区，然后沉积二氧化硅层，蚀刻所述二氧化硅层在栅区形成侧墙105，得到图1a所示图案，以侧墙105为保护层蚀刻源漏区至一定深度h₁，如图1b所示，低压化学气相沉积Si₃N₄层并干法蚀刻所述Si₃N₄层在所述侧墙105上形成第二侧墙107，以所述第二侧墙为掩膜进一步蚀刻所述源漏区，并形成深度为h₂的浅槽，进行热氧化步骤，以在所述半导体衬底及其浅槽四周均形成氧化物绝缘层108，湿法蚀刻所述剩余Si₃N₄层，得到如图1c所述图案，沉积多晶硅材料层，以栅区顶端的硬掩膜为停止层，化学机械抛光所述多晶硅材料层，得到如图1d所示图案，过蚀刻多晶硅源漏，漂掉侧墙105上多晶硅，同时使所述多晶硅填充所述源漏区，最后进行源漏区粒子注入，得到如图1e所示图案。

通过上述方法可以制备尺寸较小的MOSFET器件，MOSFET尺寸缩小可以带来很多益处，但同时也造成了很多负面效应，例如在上述MOSFET器件的制备过程中，由于器件尺寸的缩小，所用的栅极中氧化物103、栅材料层104的尺寸也必然的减小，从而造成源极／漏极离子掺杂区域之间形成沟道也进一步减小，虽然制备过程中在所述源漏区相对侧面形成氧化物绝缘层108，但所述的氧化物绝缘层108是通过高温氧化得到，因此所述氧化物绝缘层108为很薄的一层，所以不可避免的存在比较严重的短沟道效应，在源漏区形成较大的寄生电容，导致越来越大的漏电，功耗大幅度增加，且抗击穿能力下降。同时，在制备过程中栅氧层103以及所述氧化物绝缘层108的过程中均采用高温氧化法，所述高温氧化法不仅带来了过多热预算过程繁琐而且降低了所述器件速度，而且仅能形成很薄的一层绝缘层，效果并不理想。

因此，在减小MOSFET器件尺寸的同时如何消除短沟道效应、寄生电容以及制备过程中热预算成为目前亟需解决的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了解决现有技术中存在MOSFET制备过程中热氧化埋氧引入过多热预算、制备得到器件具有较大短沟道效应、寄生电容的问题，改进现有的制备方法，采用空气作为绝缘介质来进一步减小源漏寄生电容。

本发明提供了一种MOSFET的制备方法，所述方法包括：

提供半导体衬底，所述半导体衬底中形成有浅沟槽隔离；

在所述半导体衬底上形成栅极结构；

在所述栅极结构的两侧形成栅极间隔壁；