[发明专利]半导体集成器件及其制作方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体集成器件及其制作方法。

背景技术

随着半导体工艺技术节点的降低，传统的二氧化硅栅介质层和多晶硅栅电极层的MOS器件出现了漏电量增加和栅电极层损耗等问题，为解决该问题，现有技术中提出了采用高K材料代替二氧化硅制作栅介质层，采用金属材料代替多晶硅制作栅电极层（简称高K金属栅，HKMG）。

下面以美国专利US6664195中提供的“后栅极”工艺形成金属栅极的方法为例，说明HKMG的形成过程，包括：提供半导体衬底，所述半导体衬底上形成有替代栅结构、及位于所述半导体衬底上覆盖所述替代栅结构的层间介质层；以所述替代栅结构作为停止层，对所述层间介质层进行化学机械研磨工艺（CMP）；除去所述替代栅结构后形成沟槽；在沟槽底部形成界面层，在界面层表面上形成高K介质层，所述界面层一般为氧化硅；再通过PVD方法在所述沟槽内的高K介质层上形成金属层，且将金属层填充满沟槽，以形成栅金属层；用化学机械研磨法研磨栅金属层至露出层间介质层，形成金属栅极。

采用HKMG工艺解决了传统MOS器件的漏电量高等问题，但是将HKMG工艺制作的半导体器件整合到整个芯片的制作工艺中时，就会出现各种问题，例如将核心器件区（core device）的HKMG工艺与位于芯片外围的输入输出器件区（input/output device，简称IO device）的制作工艺的集成时，就会出现问题，最终使二者的制作工艺难以集成，因此，业界亟需一种方法将IO器件的制作工艺与核心器件的HKMG工艺集成。

发明内容

为解决上述技术问题，本发明实施例提供了一种半导体集成器件及其制作方法，将IO器件的制作工艺与核心器件HKMG的“后栅极”工艺集成。

为解决上述问题，本发明实施例提供了如下技术方案：

一种半导体集成器件制作方法，包括：提供半导体衬底，在所述衬底表面内形成第一有源区、第二有源区和隔离区，在所述衬底表面上形成第一栅介质层；在所述第一栅介质层表面上形成替代栅电极层；以替代栅电极层为掩膜，在衬底表面内形成源/漏极；在衬底表面上形成层间介质层，且所述层间介质层表面与替代栅电极层顶部齐平；以所述层间介质层为掩膜，去除所述替代栅电极层，形成沟槽，位于所述第一有源区上方的沟槽为第一沟槽，位于第二有源区上方的沟槽为第二沟槽；在所述第一沟槽上方形成第一阻挡层，以所述第一阻挡层为掩膜，去除第二沟槽底部的第一栅介质层材料；在第二沟槽底部形成第二栅介质层，所述第二栅介质层的厚度小于所述第一栅介质层的厚度；在所述第一沟槽和第二沟槽区域形成金属栅极。

优选的，所述第一有源区为IO器件的有源区，所述第二有源区为采用HKMG工艺制作的器件的有源区。

优选的，所述第一栅介质层的厚度为1nm-6nm。

优选的，所述第二栅介质层的厚度为0.1nm-1nm。

优选的，所述在所述衬底表面上形成第一栅介质层的工艺为热氧化工艺，所述在衬底表面上形成第二栅介质层的工艺为热氧化工艺、化学氧化工艺或ALD工艺。

优选的，所述第一阻挡层材料为光刻胶。

优选的，所述在衬底表面上形成第二栅介质层之前，还包括：去除所述第一阻挡层。

优选的，在去除所述第一阻挡层之后还包括：对所述衬底进行化学清洗。

优选的，所述在衬底表面上形成层间介质层之前，还包括：在所述衬底表面上形成第二阻挡层。

优选的，所述第二阻挡层材料为氮化硅。

优选的，所述填充所述沟槽，形成金属栅极的过程为：在所述沟槽的底部和侧壁形成高K介质层；在所述高K介质层表面形成栅金属层，所述栅金属层填满所述沟槽；去除所述层间介质层表面上的栅金属层材料和高K介质层材料，使所述层间介质层表面齐平，得到所述金属栅极。

优选的，所述高K介质层材料为氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、和铌酸铅锌中的至少一种。

优选的，所述栅金属层为单一覆层或多层堆叠结构。

优选的，所述栅金属层为单一覆层时，所述栅金属层材料为铝、铜、银、金、铂、镍、钛、钴、铊、钽、钨、硅化钨、钨化钛、氮化钛、氮化铊、碳化铊、镍铂或氮硅化铊。