[发明专利]互补型金属氧化物半导体管的形成方法有效

专利信息
申请号: 201210225982.5 申请日: 2012-07-02
公开(公告)号: CN103531538A 公开(公告)日: 2014-01-22
发明(设计)人: 平延磊;周鸣;王小娜 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/8238 分类号: H01L21/8238
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 骆苏华
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 互补 金属 氧化物 半导体 形成 方法
【说明书】:

技术领域

本发明涉及半导体制造技术领域,尤其涉及一种互补型金属氧化物半导体管的形成方法。

背景技术

互补型金属氧化物半导体管(Complementary Metal-Oxide-Semiconductor,CMOS)已成为集成电路中常用的半导体器件。所述CMOS管包括:P型金属氧化物半导体(PMOS)和N型金属氧化物半导体(NMOS)。

现有技术为了在减小栅极尺寸的同时控制短沟道效应,采用高K介质材料取代常规的氧化硅等材料形成栅介质层,采用金属材料取代常规的多晶硅等材料形成栅电极层;此外,为了调节PMOS管和NMOS管的阈值电压,现有技术会在PMOS管和NMOS管的栅介质层表面形成功函数层(work function layer);其中,PMOS管的功函数层需要具有较高的功函数,NMOS管的功函数层需要具有较低的功函数,因此PMOS管和NMOS管的功函数层的材料不同。

现有技术形成互补型金属氧化物半导体管时,在形成PMOS管的区域和形成NMOS管的区域的半导体衬底表面分别形成伪栅极层;以所述伪栅极层为掩膜形成源/漏区后,去除PMOS管的区域或NMOS管的区域中的伪栅极层,并依次形成位于该区域半导体衬底表面的栅介质层、功能层和栅电极层;然后去除另一区域的伪栅极层,并依次形成位于该区域半导体衬底表面的栅介质层、功能层和栅电极层。

然而以现有技术形成的互补型金属氧化物半导体管性能不稳定。

更多互补型金属氧化物半导体管的形成方法,请参考公开号为US2009/0291533A1的美国专利文件。

发明内容

本发明解决的问题是提供一种互补型金属氧化物半导体管的形成方法,使所形成的互补型金属氧化物半导体管的性能提高。

为解决上述问题,本发明提供一种互补型金属氧化物半导体管的形成方法,包括:提供半导体衬底,所述半导体衬底包括第一区域和第二区域,所述半导体衬底表面具有绝缘层,所述第一区域表面具有贯穿所述绝缘层厚度的第一开口,所述第一开口底部的半导体衬底表面具有第一高K介质层,所述第一高K介质层表面具有填充满所述第一开口的伪栅极层,所述第二区域表面具有贯穿所述绝缘层厚度的第二开口,所述第二开口底部的半导体衬底表面具有第二高K介质层;在所述第二开口侧壁表面以及第二高K介质层表面形成第二功函数层;在所述第二功函数层表面形成填充满所述第二开口的第二栅电极层,所述第二栅电极层的材料为铜;在形成第二栅电极层后,去除第一开口内的伪栅极层;在去除第一开口内的伪栅极层后,在所述第一开口侧壁表面以及第一高K介质层表面形成第一功函数层;在所述第一功函数层表面形成第一阻挡层;在所述第一阻挡层表面形成填充满所述第一开口的第一栅电极层,所述第一栅电极层的材料为铝。

可选地,所述第二栅电极层的形成工艺为铜电镀工艺。

可选地,所述第二功函数层的材料为氮化钛和氮化钽中的一种或两种组合。

可选地,所述第二功函数层的形成工艺为原子层沉积、化学气相沉积或物理气相沉积,厚度为10~200埃。

可选地,还包括:在形成第二功函数层之后,形成第二栅电极层之前,在所述第二功函数层表面形成第二阻挡层;在所述第二阻挡层表面形成填充满所述第二开口的第二栅电极层。

可选地,所述第二阻挡层的材料为氮化钽、氮化钛和钽中的一种或多种组合,形成工艺为原子层沉积或物理气相沉积,厚度为10~100埃。

可选地,所述第一电极层的形成工艺为化学气相沉积或物理气相沉积。

可选地,在化学气相沉积或物理气相沉积之后进行热退火。

可选地,所述热退火的温度为300~500摄氏度,时间为10~60分钟。

可选地,所述第一阻挡层的材料为氮化钽、氮化钛和钽中的一种或多种组合,形成工艺为原子层沉积或物理气相沉积,厚度为10~100埃。

可选地,所述第一功函数层的材料为钛铝合金、钛和铝组合、或氮化钛和铝组合。

可选地,所述第一函数层的形成工艺为原子层沉积、化学气相沉积或物理气相沉积,厚度为10~200埃。

可选地,还包括:所述第一高K介质层表面具有第一保护层,在所述第一保护层表面形成第一功函数层;所述第二高K介质层表面具有第二保护层,在所述第二保护层表面形成第二功函数层。

可选地,所述第一区域和第二区域之间具有浅沟槽隔离结构相互隔离。

可选地,所述第一区域表面形成的晶体管为NMOS管,所述第二区域表面形成的晶体管为PMOS管。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201210225982.5/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top