[发明专利]半导体结构及其形成方法

说明书

技术领域

本发明涉及集成电路制造工艺，特别涉及一种半导体结构及其形成方法。

背景技术

随着集成电路尺寸的减小，构成电路的器件必须更密集地放置，以适应芯片上可用的有限空间。由于目前的研究致力于增大硅衬底的单位面积上有源器件的密度，所以电路间的有效绝缘隔离变得更加重要。现有技术中形成隔离区域的方法主要有局部氧化隔离(LOCOS)工艺或浅沟槽隔离(STI)工艺。

LOCOS工艺是在晶片表面淀积一层氮化硅，然后再进行刻蚀，对部分凹进区域进行氧化生长二氧化硅，有源器件在氮化硅所确定的区域生成。对于隔离技术来说，LOCOS工艺在电路中的有效局部氧化隔离仍然存在问题，其中一个问题就是在氮化硅边缘生长的“鸟嘴”现象，这是由于在氧化的过程中氮化硅和硅之间的热膨胀性能不同造成的。这个“鸟嘴”占用了实际的空间，增大了电路的体积，并在氧化过程中，对晶片产生应力破坏。因此LOCOS工艺只适用于大尺寸器件的设计和制造。

浅沟槽隔离(STI)技术比局部氧化隔离(LOCOS)工艺拥有多项的制程及电性隔离优点，包括可减少占用硅晶圆表面的面积同时增加器件的集成度，保持表面平坦度及较少通道宽度侵蚀等。因此，目前0.18微米以下的元件例如MOS电路的有源区隔离层已大多采用浅沟槽隔离工艺来制作。

请参考图1a～1f，其为现有的浅沟槽隔离的制造方法的剖面示意图。

如图1a所示，首先，提供硅衬底10，所述硅衬底10上顺次形成有垫氧化硅层(Pad Oxide)11和氮化硅层12；

如图1b所示，其次，刻蚀所述垫氧化硅层11、氮化硅层12和部分硅衬底10，以形成沟槽100；

如图1c所示，接着，在所述沟槽100和氮化硅层12表面形成衬垫氧化硅层(Linear Oxide)13，通过所述衬垫氧化硅层13可修复前述工艺中引起的表面缺陷以及缓解应力；

如图1d所示，然后，在所述衬垫氧化硅层13表面形成二氧化硅层14；

如图1e所示，接着，通过化学机械研磨工艺去除所述氮化硅层12表面的衬垫氧化硅层13和二氧化硅层14；

如图1f所示，最后，刻蚀去除所述氮化硅层12及部分垫氧化硅层11，形成浅沟槽隔离15。

随着半导体工艺尺寸的进一步缩小，利用上述工艺形成的浅沟槽隔离15在隔离MOS晶体管时将出现反窄宽效应(Inverse Narrow Width Effect，INWE)，即随着晶体管沟道宽度的变窄，晶体管的阈值电压变小。发明人研究发现，出现上述问题的原因在于，在对浅沟槽隔离15两侧的有源区执行P阱离子注入工艺后，进行热处理的过程中，硼(B)、磷(P)等掺杂离子极易扩散至浅沟槽隔离15中，从而造成严重的反窄宽效应。

发明内容

本发明的目的在于提供一种半导体结构及其形成方法，以解决现有技术中反窄宽效应严重的问题。

为解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：

提供硅衬底；

刻蚀所述硅衬底，以形成沟槽；

在所述沟槽中形成浅沟槽隔离，所述浅沟槽隔离包括第一结构及位于第一结构上的第二结构，其中，所述第二结构与沟槽侧壁之间具有间隙；

形成含碳或者锗的复合硅层，所述复合硅层覆盖所述硅衬底且填充所述间隙；

在所述复合硅层上形成硅层，其中，所述第二结构高出所述硅层。

可选的，在所述的半导体结构的形成方法中，所述复合硅层及硅层通过一步外延工艺形成。

可选的，在所述的半导体结构的形成方法中，所述含碳或者锗的复合硅层为锗硅层或者碳硅层。

可选的，在所述的半导体结构的形成方法中，所述间隙的深度为所述沟槽深度的1/10～2/3。

可选的，在所述的半导体结构的形成方法中，所述间隙的截面宽度为所述沟槽截面宽度的1/10～1/3。

可选的，在所述的半导体结构的形成方法中，所述第一结构贴合所述沟槽的侧壁及底壁。

可选的，在所述的半导体结构的形成方法中，在提供硅衬底的工艺步骤中，所述硅衬底上还形成有垫氧化硅层及位于垫氧化硅层上的氮化硅层。

可选的，在所述的半导体结构的形成方法中，在刻蚀所述硅衬底，以形成沟槽的工艺步骤中，同时刻蚀所述硅衬底上形成的垫氧化硅层及氮化硅层。

可选的，在所述的半导体结构的形成方法中，在所述沟槽中形成浅沟槽隔离的工艺包括如下步骤：

在所述沟槽和氮化硅层表面形成衬垫氧化硅层；

在所述衬垫氧化硅层表面形成二氧化硅层；