[发明专利]环路滤波器及环路滤波方法

说明书

技术领域

本发明涉及数字视频解码技术领域，特别涉及一种环路滤波器及环路滤波方法。

背景技术

H.264/MPEG-4AVC是由Joint Video Team(JVT)制定的最新的视频标准，这个新标准对于消除块之间的虚拟边界作了重大改进，大幅度提高了图像的质量。但在该标准中，编解码器反变换量化后图像会出现方块效应。产生的原因有两个，其中最主要的原因是基于块的帧内和帧间预测残差的离散余弦变换(DCT)，由于其变换系数的量化过程相对粗糙，因而反量化过程恢复的变换系数带有误差，会造成在图像块边界上的视觉不连续。第二个原因是来自运动补偿预测，运动补偿块可能是从不同帧的不同位置上的内插样点数据中复制而来的。由于运动补偿块的匹配不可能是绝对准确的，所以就会在复制块的边界上产生数据不连续。

为了克服这个问题，H.264标准在视频编解码器中采用了环路滤波(也称块滤波)。根据H.264标准，在进行环路滤波时，几乎每个像素点都要参与滤波计算，因此环路滤波具有很高的计算复杂度，通常在整个编解码器中占据三分之一以上的计算复杂度，从而对运算速度和系统资源尤其是存储器都提出了很高的要求。

现有技术中，主要通过两类方案实现环路滤波：

第一类方案

需要片内SRAM支持，在该类方案中，由于需要用到片内SRAM，设计复杂度及硬件成本较高，同时由于需要大量读写SRAM，也产生了一定的时延，降低了运算速度。该类环路滤波的实现方式请参考图1，其为基于SRAM的环路滤波器的模块示意图。

如图1所示，基于片内SRAM的方案中，环路滤波器主要包括：对整个环路滤波器中各单元进行控制的控制单元；计算阈值以决定滤波强度的阈值计算单元；分别进行水平滤波和垂直滤波的水平边界滤波单元和垂直边界滤波单元；以及进行数据存储的数据存储单元(SRAM、片内SRAM)，所述片内SRAM一般由上部数据存储单元、宏块数据存储单元、左边数据存储单元及中间数据存储单元组成。

当进行环路滤波时，片内SRAM通过外部存储器接口从外部存储器中读取所需数据；垂直边界滤波单元从片内SRAM中读取数据，进行边界滤波；产生的数据一部分是已完成滤波，则写到上部数据存储单元、宏块数据存储单元或者左边数据存储单元，然后通过外部存储器接口写到片外部存储器，另一部分是没有滤波完成的中间结果，写到中间数据存储单元，以便继续进行下次滤波。完成一个边界的滤波之后，继续从片内SRAM读取新的数据进行下一边界的滤波，直到所有的边界滤波完成(包括垂直边界及水平边界，其中，水平边界的滤波通过水平边界滤波单元实现)。根据H.264标准，每个4×4子块数据最多要参与4次滤波运算，而滤波过程中会有很多中间结果，所以需要多次反复读写SRAM，从而造成整个环路滤波性能的下降。

第二类方案

无需片内SRAM支持，在该类方案中，虽然无需片内SRAM，但是至少需要两组16*32以及一组4*32的片内寄存器，这样对资源的消耗同样非常大。同时，在该类方案中，选用了与H.264标准不同的滤波边界顺序。具体的，请参考图2及图3，其中，图2为无SRAM的环路滤波器的模块示意图；图3为利用图2所示的环路滤波器执行环路滤波的顺序示意图。

如图2及图3所示，具体的，寄存器RegP中始终存放垂直边界左侧数据，寄存器RegQ中始终存放垂直边界右侧数据，寄存器RegT中存放水平边界上侧数据；通过外部存储器借口将环路滤波所需的数据分别放入上述三个寄存器中，接着，通过滤波控制单元、边界滤波、MUX1～4以及寄存器RegP、寄存器RegQ、寄存器RegT按照图3所示的滤波顺序进行环路滤波。

在现有的两种环路滤波方案中，均存在资源消耗大、复杂度高的问题。

发明内容

本发明的目的在于提供一种环路滤波器及环路滤波方法，以解决现有技术中环路滤波器资源消耗大的问题。

为解决上述技术问题，本发明提供一种环路滤波器，包括：

外部存储器接口，用以从外部存储器读取数据或者向外部存储器写入数据；

至少7组寄存器阵列，用以存储滤波数据，每个寄存器阵列至少由4*4个寄存器组成；

滤波计算单元，用以执行边界滤波；

边界顺序控制单元，选择读取及存储滤波数据的寄存器阵列。

可选的，在所述的环路滤波器中，还包括：控制状态机，用以控制待滤波边界的顺序。

可选的，在所述的环路滤波器中，还包括：滤波边界强度计算模块，用以提供待滤波边界强度及滤波使能。