[发明专利]超薄SOI半导体器件制造方法及超薄SOI半导体器件

说明书

技术领域

本发明涉及半导体制造技术，特别涉及一种超薄SOI（Silicon On Insulator，绝缘体上硅）半导体的制造方法和半导体器件。

背景技术

目前，随着对半导体器件关键尺寸（CD，Critical Dimension）的降低以及对半导体器件的低功耗高速度要求的提高，基于超薄SOI的半导体器件已经广泛的应用半导体制造和应用领域。基于超薄SOI衬底制成的超薄SOI半导体器件，在超薄SOI衬底的顶层衬底中提供了完全耗尽的导电沟道，实现了对所制成的半导体器件的短沟道效应的良好控制。

图1和图2为现有的两种超薄SOI半导体器件的结构示意图。

如图1所示，现有的一种超薄SOI半导体器件，其包括了超薄SOI衬底1、位于超薄SOI衬底1之上的栅极结构2、位于栅极结构2两侧的抬升源/漏极区3；其中，该超薄SOI衬底1包括了底层衬底101、位于底层衬底101之上的衬底绝缘层102、以及位于衬底绝缘层102之上的顶层衬底；该栅极结构2包括位于超薄SOI衬底1中的顶层衬底之上的栅介质层201、位于所述栅介质层201之上的栅极202、位于栅极202两侧的偏移侧墙（offset spacer）203、以及位于偏移侧墙203外侧的主侧墙204；抬升源/漏极区3包括了位于栅极结构2两侧的顶层衬底部分、位于偏移侧墙203和主侧墙204底部的部分顶层衬底、以及在栅极结构2两侧的顶层衬底之上的抬升部分；在栅介质层201底部的顶层衬底形成了该超薄SOI半导体器件的导电沟道4。图1所示的超薄SOI半导体器件结构主要通过如下的过程形成。

先在超薄SOI衬底1之上形成栅介质层201、栅极202和偏移侧墙203，之后对栅极202两侧（偏移侧墙203外侧）的超薄SOI衬底1进行轻掺杂形成LDD（Lightly Doped Drain，轻掺杂漏）区，LDD区在超薄SOI衬底1的顶层衬底中向位于栅介质层201底部的顶层衬底进行扩散，使得LDD区延伸至偏移侧墙203底部的顶层衬底中，偏移侧墙203的一个作用就是保护栅极202，防止进行轻掺杂时（如采用离子注入方法），所掺杂的离子进入栅极202造成漏电；完成轻掺杂之后，在偏移侧墙203外侧形成主侧墙204，进而形成了栅极结构2；随后，对栅极结构2两侧（主侧墙204外侧）的超薄SOI衬底1（顶层衬底，此时已完成了轻掺杂）进行外延生长，使得超薄SOI衬底的顶层衬底在栅极结构2的两侧得到了抬升，进而形成了抬升部分；之后，对抬升部分进行重掺杂以形成抬升源/漏极区3。

图1所示的超薄SOI半导体器件结构特点之一为，主侧墙204的底部扎入抬升源/漏极区3，主侧墙204的底部位于顶层衬底之上，进而在主侧墙204和偏移侧墙203底部的顶层衬底中形成了较长的LDD区。

如图2所示，现有的另一种超薄SOI半导体器件，其包括了超薄SOI衬底1、位于超薄SOI衬底1之上的栅极结构2、位于栅极结构2两侧的抬升源/漏极区3；其中，该超薄SOI衬底1包括了底层衬底101、位于底层衬底101之上的衬底绝缘层102、以及位于衬底绝缘层102之上的顶层衬底；该栅极结构2包括位于超薄SOI衬底1中的顶层衬底之上的栅介质层201、位于所述栅介质层201之上的栅极202、位于栅极202两侧的偏移侧墙203、以及位于偏移侧墙203外侧的主侧墙204，该主侧墙204还同时位于抬升源/漏极区3之上；抬升源/漏极区3包括了位于栅极结构2两侧的顶层衬底部分、位于偏移侧墙203底部的部分顶层衬底、以及在偏移侧墙203外侧的顶层衬底之上、主侧墙204底部的抬升部分；在栅介质层201底部的顶层衬底形成了该超薄SOI半导体器件的导电沟道4。图2所示的超薄SOI半导体器件结构主要通过如下的过程形成。

先在超薄SOI衬底1之上形成栅介质层201、栅极202和偏移侧墙203，之后对栅极202两侧（偏移侧墙203外侧）的超薄SOI衬底1进行轻掺杂形成LDD（Lightly DopedDrain，轻掺杂漏）区，LDD区在超薄SOI衬底1的顶层衬底中向位于栅介质层201底部的顶层衬底进行扩散，使得LDD区延伸至偏移侧墙203底部的顶层衬底中；完成轻掺杂之后，对偏移侧墙203外侧的超薄SOI衬底1（顶层衬底）进行外延生长，使得超薄SOI衬底的顶层衬底在偏移侧墙203外侧得到了抬升，进而形成了抬升部分；随后，在偏移侧墙203外侧形成主侧墙204，进而形成栅极结构2；之后，对抬升部分进行重掺杂以形成抬升源/漏极区3。