[发明专利]一种沟槽式金属氧化物半导体场效应管

说明书

技术领域

本发明主要涉及功率半导体器件的单元结构、器件结构和制造过程。更具体地，本发明涉及在终端区具有悬浮的沟槽栅的沟槽式金属氧化物半导体场效应管(MOSFET)的新型改良的单元结构，器件结构及其改良的制造过程，其具有较高的击穿电压、较低的栅漏电荷Qgd和较低的制造成本。

本申请案要求对于2011年06月27日提交的美国专利申请第13/169,314号的优先权，该专利申请披露的内容通过全文引用而结合与本文中。

背景技术

现有技术中在终端区具有悬浮的沟槽栅的典型沟槽式金属氧化物半导体场效应晶体管(MOSFET，下同)结构中存在一些技术问题。例如，在美国专利6,462,376中，如图1A所示，公开了一种沟槽式MOSFET，其在终端区具有多个悬浮的沟槽栅和n+源区。在终端区，该多个n+源区120位于两个相邻的悬浮的沟槽栅111之间。这种结构会导致在漏区和源区之间产生大的泄漏电流，因为在终端区的沟道区很容易被开启，由于在漏/源反向偏置的情况下多个具有悬浮电压的P体区108和悬浮的沟槽栅111没有和n+源区短接在一起。电流会从漏区通过终端区中两个相邻的悬浮的沟槽式111之间的沟道区流至有源区中的n+源区120。

如图1B所示，另一现有技术美国专利7,511,339公开了另一种沟槽式MOSFET结构，其在终端区不具有源区，但其悬浮的沟槽栅110的深度(TFd)小于悬浮的深P体区130的深度(Pd)。然而，从图2中击穿电压(BV)和TFd与Pd差值的关系的实验结果来看，可以看出，当TFd＜Pd时随着差值(TFd-Pd)逐渐变小击穿电压明显下降，因而导致在终端区低击穿电压由于漏区和源区之间由悬浮的沟槽栅110在终端区具有较浅深度引起的不良的绝缘。当漏/源反向偏置时，悬浮的深P体区130被悬浮的深体区130的电荷消耗连接在一起，因为悬浮的沟槽栅110浅于悬浮的深P体区130。因此，电流会直接从终端区得边缘流向有源区中的源区131而不被终端区中的悬浮的沟槽栅110阻挡。

此外，为了保证器件边缘的电势在切割后具有相同的电势而具有均匀的击穿电压，在沟槽式MOSFET的终端区形成了一个等势环(EPR，下同)，其围绕沟槽式MOSFET的源金属焊盘和栅金属焊盘的外围。

因此，在半导体功率器件领域中，特别是对于沟槽式金属氧化物半导体场效应管的设计和制造，仍需要提供一种新型的器件结构和制造方法可以解决这些困难和设计限制。特别地，需要能在沟槽式MOSFET的终端区维持高击穿电压。

发明内容

本发明提供了一种沟槽式MOSFET，其包括位于有源区的多个晶体管单元和位于终端区的多个悬浮的沟槽栅，特别的是，该多个悬浮的沟槽栅的沟槽深度等于或大于围绕该悬浮的沟槽栅的体区的结深，由此来维持高击穿电压。一些优选的实施例更是显示出具有较低的栅漏电荷(Qgd)的性能。

根据本发明的实施例，提供了一种超级结沟槽式金属氧化物半导体场效应管，包括位于有源区的多个晶体管单元和位于终端区的多个悬浮的沟槽栅，还包括：

(a)第一导电类型的衬底；

(b)第一导电类型的外延层，其位于所述衬底之上，且所述外延层的多数载流子浓度低于所述衬底；

(c)第一导电类型的源区，位于有源区，且靠近所述外延层的上表面，所述源区的多数载流子浓度大于所述外延层；

(d)第二导电类型的第一体区，位于有源区中所述外延层中，且位于所述源区下方；

(e)第二导电类型的第二体区，位于所述外延层中，且包围所述有源区的外围，所述第二体区上方不存在所述源区；

(f)第一沟槽栅，位于所述有源区，被所述源区和所述第一体区包围；

(g)至少一个第二沟槽栅，用于栅极连接，其被所述第二体区包围且延伸至所述第一沟槽栅，其中所述至少一个第二沟槽栅连接至一个栅极金属焊盘(gate metal pad)；

(h)所述多个悬浮的沟槽栅，其平行形成于所述终端区中，并且围绕所述有源区的外围，所述多个悬浮的沟槽栅各自具有悬浮的电压并被所述第二体区包围，并且所述多个悬浮的沟槽栅的沟槽深度等于或大于所述第二体区的结深；

(i)一个等势环，位于所述终端区并且围绕所述多个悬浮的沟槽栅的外围，所述等势环包括第三沟槽栅，其通过一个等势环金属连接至第二导电类型的第三体区，其中所述第三沟槽栅具有悬浮的电压；其中

(i)所述第二体区和所述第三体区都具有悬浮的电压。