[发明专利]通过镶嵌工艺制造半导体器件的方法

说明书

相关申请的交叉引用

本申请要求2011年12月9日提交的韩国专利申请10-2011-0132032的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体器件，更具体而言，涉及一种通过镶嵌工艺(damascene process)制造半导体器件的方法。

背景技术

作为制造半导体存储器件的一个示例性工艺，首先形成位线，随后形成存储节点接触插塞。例如，位线以线的形式被图案化，并且随后形成孔型接触掩模，接着通过刻蚀以形成接触孔，在其中形成存储节点接触掩模。然而，随着半导体器件集成密度的增加，用于形成存储节点接触插塞的区域减少，并且存储节点接触插塞的高度变得更高，因而掩模光刻会具有限制。这样的限制使执行位线图案化工艺与存储节点接触插塞工艺困难。

发明内容

本发明的一个实施例涉及一种制造半导体器件的方法，其可以在不执行位线图案化工艺的情况下形成位线并且可以在不使用孔型接触掩模的情况下形成存储节点接触插塞。

根据本发明的一个实施例，制造半导体器件的方法包括：在底层结构之上形成通过多个沟槽来彼此隔离的多个隔离图案；形成填充在沟槽中的多个导线；通过去除隔离图案的第一部分来形成接触孔，其中通过所述多个导线以及在去除隔离图案的第一部分之后留下的隔离图案的第二部分来限定接触孔；以及形成填充在接触孔中的插塞。

根据本发明的另一个实施例，制造半导体器件的方法包括在底层结构之上形成通过多个第一沟槽来彼此隔离的多个牺牲图案；形成填充在第一沟槽中的多个导线；通过去除部分牺牲图案来形成第二沟槽，其中牺牲图案作为整体沿与导线交叉的方向延伸；形成填充在第二沟槽中的隔离图案；通过去除牺牲图案来形成接触孔，其中通过所述多个导线与隔离图案来限定接触孔；以及形成填充在接触孔中的插塞。

根据本发明的另一个实施例，制造半导体器件的方法包括：在底层结构之上形成通过多个第一沟槽来彼此隔离的多个牺牲图案；形成填充在所述多个第一沟槽中的多个导线；通过去除部分牺牲图案来形成多个第一孔，其中牺牲图案作为整体沿与导线交叉的方向延伸；形成填充在多个第一孔中的隔离图案；通过去除牺牲图案来形成接触孔，其中通过所述多个导线与隔离图案来限定接触孔；形成在接触孔的侧壁上形成具有空隙的间隔件；以及形成填充在接触孔中的插塞。

根据本发明的另一个实施例，制造半导体器件的方法包括在底层结构之上形成绝缘层与刻蚀停止层；在刻蚀停止层上形成通过多个第一沟槽来彼此隔离的多个牺牲图案；形成填充在多个第一沟槽中的多个位线；通过去除部分牺牲图案来形成多个第一孔，其中牺牲图案作为整体沿与导线交叉的方向延伸；形成填充在多个第一孔中的隔离图案；通过去除牺牲图案来形成接触孔，其中通过所述多个位线与隔离图案来限定接触孔；在接触孔的底部刻蚀绝缘层与刻蚀停止层；刻蚀绝缘层暴露出来的侧壁；以及形成填充在接触孔中的存储节点接触插塞。

附图说明

图1A至1H是示出根据本发明第一实施例的制造半导体器件的方法的俯视图。

图2A至2H、3A至3H以及4A至4H是分别沿着图1A至1H的线A-A′、B-B′以及C-C′的截面图。

图5A至5F是示出根据本发明第二实施例的制造半导体器件的方法的俯视图。

图6A至6F、7A至7F以及8A至8F是分别沿着图5A至5F的线A-A′、B-B′以及C-C′的截面图。

具体实施方式

下面将参照附图更详细地描述本发明的示例性实施例。但是，本发明可以以不同的方式实施，而不应解释为限定为本发明所列的实施例。确切地说，提供这些实施例是为了使本说明书充分与完整，并向本领域技术人员充分传达本发明的范围。在说明书中，相同的附图标记在本发明的不同附图与实施例中表示相同的部分。

附图并非一定按比例绘制，在某些情况下，为了清楚地示出实施例的特征可能对比例做夸大处理。当提及第一层在第二层“上”或在衬底“上”时，其不仅涉及第一层直接形成在第二层上或在衬底上的情况，还涉及在第一层与第二层之间或在第一层与衬底之间存在第三层的情况。

图1A至1H是示出根据本发明的第一实施例的一种制造半导体器件的方法的俯视图。图2A至2H、3A至3H以及4A至4H是分别沿着图1A至1H的线A-A′、B-B′以及C-C′的截面图。