[发明专利]侧墙结构的制作方法

说明书

技术领域

本发明涉及一种半导体器件的制作方法，特别涉及侧墙结构的制作方法。

背景技术

在晶体管制作过程中，通常需要利用沉积工艺和刻蚀工艺等在栅极两侧制作侧墙结构。对于器件特征尺寸为55纳米以上的晶体管，其侧墙结构的宽度通常大于100埃。随着器件特征尺寸不断减小，则需要减小侧墙结构的厚度。为了制作厚度较小的侧墙结构，现有技术采用单层薄介质层制作侧墙结构，比如采用单层的薄氧化硅层或氮化硅层制作侧墙结构，但是采用单层薄氧化硅制作侧墙结构，在刻蚀氧化硅形成侧墙结构的过程中，会造成栅极两侧下方的半导体衬底的硅损伤(Si loss)，若采用单层薄氮化硅层制作侧墙结构，则氮化硅层会在器件上造成较大的应力，从而影响器件的性能。

因此需要一种制作侧墙结构的方法，能够制作出厚度较小的侧墙结构。

发明内容

本发明解决的技术问题是提供了一种侧墙结构的制作方法，能够制作出厚度较小的侧墙结构(厚度范围为50～60埃)。

为了解决上述问题，本发明提出一种侧墙结构的制作方法，包括：

提供半导体衬底，所述半导体衬底上形成有栅极；

形成初始氧化层，所述初始氧化层覆盖所述半导体衬底和栅极的表面；

对栅极两侧的初始氧化层进行厚度剪裁工艺，形成厚度小于所述初始氧化层厚度的侧墙氧化层，栅极顶部和半导体衬底表面的氧化层作为保护层；

形成氮化硅层，所述氮化硅层覆盖所述侧墙氧化层和保护层的表面；

进行刻蚀工艺，去除位于保护层表面的氮化硅层和位于侧墙氧化层表面的部分氮化硅层，所述侧墙氧化层和栅极两侧剩余的氮化硅层构成侧墙结构。

可选地，所述初始氧化层的厚度范围为45～55埃，所述侧墙氧化层的厚度范围为10～20埃，所述氮化硅层的厚度范围为65～75埃，所述侧墙氧化层两侧剩余的氮化硅层的厚度范围为35～45埃，所述侧墙结构的厚度范围为50～60埃。

可选地，所述厚度裁剪工艺利用等离子体刻蚀工艺进行，所述等离子体刻蚀工艺的气体为CF4和O2气体混合气体，CF4和O2气体的流量比的范围为2∶1～5∶1，偏置功率为0，等离子体刻蚀工艺的腔室压力为30～70mTorr，工艺时间为10～25秒。

可选地，所述初始氧化层利用低压化学气相沉积工艺制作。

可选地，所述氮化硅层的刻蚀工艺采用等离子体刻蚀工艺进行，包括：

利用CF4气体形成等离子体对氮化硅层进行刻蚀，去除的氮化硅层的厚度为18～22埃；

利用CF4、O2、惰性气体的混合气体对氮化硅层进行刻蚀，所述CF4和O2的流量比范围为1∶1～4∶1，刻蚀时间为10～15秒；

采用CH3F和O2的混合气体进行刻蚀所述CH3F和O2的流量比范围为1∶1～3∶1，刻蚀时间为20～30秒。

可选地，所述氮化硅层利用炉管工艺制作。

可选地，还包括：

清洗步骤，去除所述厚度剪裁工艺形成的聚合物和颗粒物。

与现有技术相比，本发明具有以下优点：

本发明对栅极两侧的初始氧化层进行厚度剪裁工艺，形成了厚度较小的侧墙氧化层，因而能保证形成厚度较小的侧墙结构，而栅极顶部和半导体衬底表面的氧化层作为保护层，该保护层在进行刻蚀工艺去除氮化硅层的同时能够保护半导体衬底和栅极顶部，使得半导体衬底和栅极免于受到刻蚀工艺的损伤；利用本发明实施例形成的侧墙结构的厚度范围为50～60埃；

进一步优化地，所述厚度剪裁工艺利用等离子体刻蚀工艺进行，所述等离子体刻蚀工艺的参数为：气体为CF4和O2气体混合气体，CF4和O2气体的流量比的范围为2∶1～5∶1，偏置功率为0，等离子体刻蚀工艺的腔室压力为30～70mTorr，工艺时间为10～25秒，从而保证了对所述初始氧化层的水平/垂直方向的垂直选择比较高，即在将栅极两侧的初始氧化层的厚度减小而形成侧墙氧化层的同时，也保证了半导体衬底表面的初始氧化硅层的厚度基本不变，从而该位于半导体衬底表面和栅极顶部的初始氧化硅层可以作为保护层，在进行刻蚀工艺去除位于保护层表面的氮化硅层和栅极两侧的部分氮化硅层的过程中，避免栅极顶部和半导体衬底受到损伤，减少了对氮化硅层的刻蚀工艺的选择比的要求；

进一步优化地，所述初始氧化硅层和氮化硅层分别利用现有的低压化学气相沉积工艺和炉管工艺制作，从而本发明的侧墙结构的制作工艺简单。

附图说明

图1是本发明一个实施例的侧墙结构的制作方法流程示意图；