[发明专利]基于访问信息调度的片上多核共享存储控制器

说明书

技术领域

本发明微电子技术领域，涉及数据存储控制，特别是一种片上多核共享存储控制器，该存储控制器可用于处理片上多核处理器对存储器的访问，通过访问信息调度，控制片上多核处理器对存储器访问信息的执行次序以加快访问信息执行速度满足多核处理器对存储器频繁访问的请求。

背景技术

处理器系统中，多个处理器可以通过命令总线向片外存储器发送指令，访问存储器。这些指令通常存储在存储控制器中，存储控制器通过指令译码，得到访问信息。现在，很多处理器都被集成在单个芯片上，称之为片上系统SOC,这样的多个处理器也称作为片上多核处理器。片上多核处理器通过命令总线向片外存储器发送多条指令，即发送多个存储器访问请求。

传统的片上多核共享存储控制器结构示意图如图1所示，片上多核处理器100通过命令总线向片外存储器120发送指令，由存储控制器128控制执行这些指令，当存储控制器128接收到指令后，把这些指令存储到指令队列102中；仲裁模块104基于一定的仲裁算法从指令队列中读取出指令，指令读取出后输入到指令译码和地址产生模块106中，译码出指令的信息，该指令的信息包括：指令所要访问的存储器地址，指令的类型，传输数据的个数，处理器的编号，以及处理器内部存储数据的地址。

译码出来的指令信息，送给存储接口模块108，由存储接口模块108发送地址和命令给片外存储器120，片外存储器120接收到地址和命令后，开始对存储器进行正式的访问，进行行选通，经历行选通时间后，进行列选择。列选后如果是读指令，需要经历一段读潜伏期的时间后，数据开始进行传输，即数据由片外存储器120发送到数据通路模块110，片上多核处理器100接收数据通路模块110的数据。

如果是写指令，需要经历1个周期后，数据开始进行传输，即数据由片上多核处理器100发送到数据通路模块110，片外存储器120从数据通路模块110接收数据，数据传输完成后再经历写回时间。

数据传输完成之后，本条指令执行完成，接着进行预充电，预充电完成之后给仲裁模块104一个仲裁信号，读取出下一条指令。

上述传统的片上多核共享存储控制器执行指令时，由于前一条指令执行完成之后，不管后一条指令和前一条指令所访问的存储器是相同存储块的相同行，还是不同存储块，接下来的操作都是预充电，经历预充电时间后，读取出后一条指令，再执行该条指令，依次经历行选、行选通时间和列选，因而指令执行的时间很长，这对于片上多核处理器频繁访问存储器而言，会造成很大的访问延迟。

发明内容

本发明的目的在于针对上述现有技术的缺陷，提出了一种基于访问信息调度的片上多核共享存储控制器，以减少指令执行的时间，满足片上多核处理器对存储器的频繁访问。

本发明的技术方案是这样实现的：

一、技术原理

对于前后两条指令而言，在一条指令执行完成之后，接下来的操作取决于后一条指令地址，指令地址分为以下三种情况：

当后一条指令地址和前一条指令地址指向的是不同存储块时，进行后一条指令的行选；

当后一条指令地址和前一条指令地址指向的是相同存储块的不同行时，进行预充电操作，然后进行后一条指令的行选；

当后一条指令地址和前一条指令地址指向的是相同存储块的相同行时，进行后一条指令的列选。

上述三种情况中，当后一条指令地址和前一条指令地址指向的是相同存储块的相同行时，通过进行后一条指令的行选，可以节省前一条指令的预充电和后一条指令的行选时间。对于该种情况而言，其指令执行时间最短。

基于上述原理，对于片上多核处理器频繁访问片外存储器而言，为了减少指令的执行时间，后一条指令可以在前一条指令还未执行完之前仲裁出来，仲裁出该指令后进行译码，译码得到访问信息。通过对该访问信息的调度，优先执行相同存储块相同行的指令，该指令地址和前一条指令地址指向的是相同存储块的相同行，这样就可以减少指令的执行时间，缩短对存储器的访问延迟。

二、技术方案

1、本发明的基于访问信息调度的片上多核共享存储控制器，包括：

指令存储模块，用于存放片上多核处理器发出的访存指令，并在指令提取信号的作用下，提取出该访存指令，输入到指令译码和地址产生模块中，该访存指令包括指令类型、地址信息和对应于片上多核处理器的信息；