[发明专利]测试主板的屏蔽电路及其屏蔽方法

权利要求书

1.一种屏蔽电路，用于测试内建显示芯片的主板，且显卡安插于所述主板的第一插槽，其特征是，所述屏蔽电路包括：

电压输出单元，用于输出高电压电平或低电压电平；以及

信号屏蔽单元，耦接所述电压输出单元及所述显卡的电源就绪信号输出端，所述电压输出单元输出所述低电压电平时，所述信号屏蔽单元控制所述电源就绪信号输出端的电压为禁能电平，以使所述主板在软件重开机之后检测不到所述显卡，

其中，所述主板进行开机测试时，所述信号屏蔽单元电性连接所述显卡的所述电源就绪信号输出端，所述电压输出单元输出所述高电压电平且经第一期间后，所述电压输出单元输出所述低电压电平，且所述主板进行所述软件重开机。

2.根据权利要求1所述的屏蔽电路，其特征是，在所述电压输出单元输出所述低电压电平经第二期间后，所述信号屏蔽单元浮接所述电源就绪信号输出端，使所述电源就绪信号输出端的电压恢复为致能电平。

3.根据权利要求2所述的屏蔽电路，其特征是，所述信号屏蔽单元包括：

时间控制单元，耦接所述电压输出单元，在所述电压输出单元输出所述高电压电平经所述第一期间后输出第一时间信号，并且在所述电压输出单元输出所述低电压电平经所述第二期间后输出第二时间信号；以及

电压控制单元，耦接所述电压输出单元及所述时间控制单元，在所述时间控制单元输出所述第一时间信号时，所述电压控制单元控制所述电源就绪信号输出端的电压为所述禁能电平，在所述时间控制单元输出所述第二时间信号时，所述电压控制单元浮接所述电源就绪信号输出端，以使所述电源就绪信号输出端的电压恢复为所述致能电平。

4.根据权利要求3所述的屏蔽电路，其特征是，所述时间控制单元包含RC延迟电路，所述第一期间大于或等于所述RC延迟电路充电至饱和状态所需的时间。

5.根据权利要求4所述的屏蔽电路，其特征是，所述时间控制单元依据所述RC延迟电路放电的时间常数决定所述第二期间。

6.根据权利要求5所述的屏蔽电路，其特征是，所述时间控制单元包含多个开关以设定所述RC延迟电路的阻抗值，以决定所述第二期间。

7.根据权利要求2所述的屏蔽电路，其特征是，所述第二期间大于所述主板开机的装置检测期间。

8.根据权利要求1所述的屏蔽电路，其特征是，所述电压输出单元默认输出所述低电压电平。

9.根据权利要求1所述的屏蔽电路，其特征是，所述电压输出单元包含通用输入输出接口以输出所述高电压电平及所述低电压电平至所述信号屏蔽单元。

10.根据权利要求1所述的屏蔽电路，其特征是，所述电压输出单元包含通用串行总线以耦接所述主板以接收第一命令及第二命令，所述电压输出单元依据所述第一命令输出所述高电压电平，依据所述第二命令输出所述低电压电平。

11.根据权利要求1所述的屏蔽电路，其特征是，所述电压输出单元为配置于所述主板的控制芯片。

12.根据权利要求1所述的屏蔽电路，其特征是，所述信号屏蔽单元为介面片形式且安插于所述主板的第二插槽，所述信号屏蔽单元通过所述第一插槽与所述第二插槽共用的信号线耦接所述显卡的所述电源就绪信号输出端。

13.根据权利要求12所述的屏蔽电路，其特征是，所述第一插槽及所述第二插槽为PCI-E介面。

14.一种测试主板的屏蔽方法，用于测试内建显示芯片的主板，且显卡安插于所述主板的插槽，其特征是，所述屏蔽方法包括下述步骤：

信号屏蔽单元电性连接所述显卡的电源就绪信号输出端；

所述主板进行开机测试；

电压输出单元输出高电压电平至所述信号屏蔽单元；

所述电压输出单元输出低电压电平，使所述信号屏蔽单元控制所述电源就绪信号输出端的电压为禁能电平；以及

所述主板进行软件重开机。

15.根据权利要求14所述的测试主板的屏蔽方法，其特征是，所述屏蔽方法还包括下述步骤：

在所述电压输出单元输出所述低电压电平经一段期间后，所述信号屏蔽单元浮接所述电源就绪信号输出端，以使所述电源就绪信号输出端的电压恢复为致能电平。