[发明专利]高速高带宽AHB总线到低速低带宽AHB总线的双向转换桥

说明书

技术领域

本发明属于集成电路设计领域的数字接口转换设计，尤其涉及一种高速高带宽AHB总线到低速低带宽AHB总线的双向转换桥。

背景技术

随着集成电路设计技术的发展，基于知识产权（Intellectual Property）核进行系统芯片SOC设计的能力与技术得到了大大的提高。基于IP集成的可重用设计技术将各种IP模块（微处理器、DSP、存储器等）集成在一起，其关键在于建立正确、高效、灵活的片上总线（on-chip bus）结构，构造以功能组装为基础的芯片开发模型。

由ARM公司推出的AMBA总线(Advanced Microcontroller Bus Architecture, 高级微处理器总线架构)受到了广大IP开发商和SOC系统集成者的青睐，已经成为一种流行的工业标准片上结构。近年来，以高速内核及多核为代表的大数据运算量的SOC系统设计成为一种流行的设计方式。然而，由于大量的外设的工作频率并没有达到核的总线接口的工作频率，为了达到功耗与性能的完美匹配。在SOC的总线设计架构中，大量采用了分级AHB总线的设计方式，除了与处理器接口的高速高带宽AHB总线之外，增加一条专用于外设的低速低带宽AHB总线。这两条总线之间需要一种高低速总线之间的转换桥，完成频率转换、数据对齐、协议转换等工作。

发明内容

本发明为解决高速高数据宽度AHB总线到低速度低数据宽度数据传输的技术问题，提供了一种高速高带宽AHB总线到低速低带宽AHB总线的双向转换桥，是一种高速（1倍、2倍、4倍或更高频率倍数于低速AHB频率）高数据宽度(64位)到低速低数据宽度(32位)的可互相访问的双向总线桥。

所述高速高带宽AHB总线到低速低带宽AHB总线的双向转换桥，包括高速高带宽AHB总线到低速低带宽AHB总线访问方向的转换桥HAHB2LAHB，以及从低速低带宽AHB总线到高速高带宽AHB总线访问方向的转换桥LAHB2HAHB；HAHB表示高速高带宽AHB总线，LAHB表示低速低带宽AHB总线；

所述HAHB2LAHB包括第一控制信号寄存器、第一地址寄存器、第一写入数据寄存器、第一读出数据寄存器、第一主控状态机、第一地址/控制通路以及第一数据通路；第一主控状态机连接第一地址控制电路和第一数据通路，第一控制信号寄存器连接第一主控状态机与HAHB，第一地址寄存器连接第一地址/控制通路，第一写入数据寄存器与第一读出数据寄存器连接第一数据通路；

HAHB2LAHB以HAHB主时钟作为主工作时钟，所述第一控制信号寄存器、第一地址寄存器、第一写入数据寄存器、第一读出数据寄存器用于暂存两端总线的信号与数据，第一主控状态机在HAHB控制信号、LAHB反馈控制信号及时钟同步信号的共同作用下，根据不同的激励进入不同的工作状态，控制着HAHB2LAHB的工作状态，第一地址/控制通路根据第一主控状态机的不同状态，将保存在第一地址寄存器中的访问地址传递给LAHB，同时产生包括读写信号在内的控制信号，并将控制信号传递给LAHB；

写入操作时，第一数据通路根据第一主控状态机的不同状态，将保存在第一写入数据寄存器中的位数据分发送到LAHB；

读出操作时，第一数据通路根据第一主控状态机的不同状态，将访问地址的低位进行译码，从而将LAHB读出位数据发送到HAHB的高字或低字的读出总线上；

所述LAHB2HAHB包括第二控制信号寄存器、第二地址寄存器、第二写入数据寄存器、第二读出数据寄存器、第二主控状态机、第二地址/控制通路以及第二数据通路；第二主控状态机连接第二地址/控制通路和第二数据通路，第二控制信号寄存器连接着第二主控状态机与HAHB，第二地址寄存器连接着第二地址/控制通路，第二写入数据寄存器与第二读出数据寄存器连接第二数据通路；

LAHB2HAHB以HAHB主时钟作为工作主时钟，所述第二控制信号寄存器、第二地址寄存器、第二写入数据寄存器、第二读出数据寄存器用于暂存两端总线的信号与数据，第二主控状态机在LAHB控制信号、HAHB反馈控制信号及时钟同步信号的共同作用下，根据不同的激励进入不同的工作状态；第二地址/控制通路根据主控状态机的不同状态，将保存在第二地址寄存器中的32位访问地址传递给HAHB，同时产生包括读写信号在内的控制信号，并将控制信号传递给HAHB；第二数据通路根据第二主控状态机的不同状态，将保存在第二写入寄存器中的32位数据发送到HAHB的64位数据写总线上；

读出操作时，第二数据通路根据第二主控状态机的不同状态根据32位访问地址进行译码选择出高字或低字作为有效数据传递到LAHB的32位读数据总线上。