[发明专利]一种半导体装置及其形成方法

说明书

技术领域

本发明涉及集成电路制造领域，特别涉及一种半导体装置及其形成方法。

背景技术

在先进的互补金属氧化物半导体（CMOS）产业中，器件的特征尺寸在不断缩小，然而各种现有材料、工艺等必然的存在着物理极限，比如短沟道效应，热载流子效应等，都是限制器件性能的瓶颈。面对这些难题，采用新的材料，优化生产工艺就迫在眉睫。

经研究发现，在沟道区施加应力，就能够提高电子迁移率，从而解决短沟道效应等难题，提高器件的性能。比如应力记忆技术（stress memorization technology，SMT），传统SMT工艺的做法为：在晶体管表面沉积应力顶盖层，并进行退火工艺，改变栅电极非晶硅结构，将应力诱发至衬底中，之后将应力顶盖层去除即可。该技术能够较好的改善N沟道金属氧化物半导体场效应管（NMOS）的电学性能。

该技术虽然对性能提高的效果不错，却由于尺寸的限制在形成应力顶盖层的过程中出现各种问题。如图1所示，其为现有工艺形成应力顶盖层的示意图，在衬底100上形成栅极结构101，紧靠栅极结构101形成侧墙102，相邻两个栅极结构101间的相邻两个侧墙102之间为凹槽。其中侧墙102为圆角矩形状（即整体为矩形形状，其中一角为圆角，在此为远离栅极结构101及衬底100的一角为圆角，其他三个角为直角），凹槽的侧壁（即侧墙102远离其紧靠的栅极结构101的一面）为竖直的。之后覆盖应力顶盖层103，通常由于距离很小，即凹槽的深宽比非常大，因此由于沉积工艺的特性，容易使得应力顶盖层103在凹槽内的沉积出现空隙104。由于空隙104的存在，将不利于将应力顶盖层103中的应力诱发至衬底中，即不能够达到形成应力顶盖层103所需要的目的。因此，如何避免应力顶盖层中空隙的出现，是个亟待解决的问题。

发明内容

本发明的目的在于提供一种半导体装置的形成方法，以解决现有技术中形成应力顶盖层容易出现空隙的问题。

为解决上述技术问题，本发明提供一种半导体装置的形成方法，包括：

提供衬底；

在所述衬底上形成多个栅极结构；

在每个栅极结构两侧形成侧墙，相邻两个栅极结构间的相邻两个侧墙之间为凹槽，所述凹槽具有自上而下的渐窄侧壁。

进一步的，对于所述的半导体装置的形成方法，在每个栅极结构两侧形成侧墙的工艺包括如下步骤：

形成第一材料层，所述第一材料层覆盖所述衬底及栅极结构；

刻蚀所述第一材料层形成第一侧墙；

形成第二材料层，所述第二材料层覆盖所述衬底、第一侧墙及栅极结构；

刻蚀所述第二材料层，形成第二侧墙。

进一步的，对于所述的半导体装置的形成方法，所述第一侧墙的厚度为50~200埃。

进一步的，对于所述的半导体装置的形成方法，所述第一侧墙的高度低于所述栅极结构的高度。

进一步的，对于所述的半导体装置的形成方法，所述第二侧墙的厚度为50~200埃。

进一步的，对于所述的半导体装置的形成方法，所述第二侧墙的高度等于所述栅极结构的高度。

进一步的，对于所述的半导体装置的形成方法，所述第一材料层为经原子层沉积工艺形成的氮化硅层。

进一步的，对于所述的半导体装置的形成方法，所述第二材料层为经原子层沉积工艺形成的氮化硅层。

进一步的，对于所述的半导体装置的形成方法，所述形成第一材料层及第二材料层的工艺条件均为：压强5~10Torr，温度500~600℃，功率100~200W。

进一步的，对于所述的半导体装置的形成方法，所述原子层沉积工艺的反应气体均包括SiH₂Cl₂、NH₃、N₂。

进一步的，对于所述的半导体装置的形成方法，所述反应气体流量为50~1000sccm。

进一步的，对于所述的半导体装置的形成方法，还包括：在形成第二侧墙后，形成应力顶盖层，所述应力顶盖层覆盖所述衬底、第二侧墙及栅极结构。

本发明提出一种半导体装置，其特征在于，包括：

衬底，所述衬底上具有多个栅极结构；

紧靠所述栅极结构的侧墙及相邻栅极结构的侧墙之间的凹槽，所述凹槽具有自上而下的渐窄侧壁。