[发明专利]一种沟槽超结半导体装置

说明书

技术领域

本发明涉及到一种沟槽超结半导体装置，本发明还涉及一种沟槽超结半导体装置的制备方法。本发明的半导体装置是制造功率整流器件的基本结构。

背景技术

功率半导体器件被大量使用在电源管理和电源应用上，功率半导体器件中最基本的结构为半导体结，半导体结包括了PN结和肖特基势垒结；降低半导体结的导通电阻和开启压降是功率半导体器件发展的重要趋势。

传统的高压单载流子半导体器件，其导通电阻随器件反向阻断电压的升高快速上升，使得器件具有较高的正向导通压降；为了解决此问题，人们提出过超结、界面电荷补偿等结构实现降低高压半导体器件的导通电阻。

发明内容

本发明针对上述问题提出，在超结结构基础上，提供一种沟槽超结半导体装置及其制备方法。

一种沟槽超结半导体装置，其特征在于：包括：衬底层，为半导体材料构成；漂移层，为第一导电半导体材料构成，位于衬底层之上；多个沟槽，沟槽位于漂移层中，沟槽侧壁有绝缘材料层，沟槽内下部设置有第二导电半导体材料，沟槽内上部设置有第一导电半导体材料；半导体结，为PN结或肖特基势垒结，位于沟槽之间漂移层表面。

一种沟槽超结半导体装置的制备方法，其特征在于：包括如下步骤：在衬底层表面形成第一导电半导体材料层，然后在表面形成绝缘层；进行光刻腐蚀工艺去除表面部分绝缘层，然后刻蚀裸露半导体材料形成沟槽，沟槽内形成绝缘层，干法刻蚀绝缘材料；淀积第二导电半导体材料，进行反刻蚀，进行第一导电杂质掺杂扩散；淀积金属进行烧结形成肖特基势垒结，或者在沟槽之间漂移层表面进行第二导电杂质掺杂扩散。

当半导体装置接一定的正向偏压(假定第一导电半导体材料为N型半导体材料)时，导通电流主要从沟槽之间的漂移层表面半导体结流通，在沟槽内为反偏PN结，不参与正向电流的导通；如半导体结为肖特基势垒结或者半导体装置应用MOS器件(沟槽内上部第一导电半导体材料为栅极)，半导体装置为单载流子导电，因此具有良好高频特性。

当半导体装置接一定的反向偏压时，沟槽内下部第二导电半导体材料与沟槽之间第一导电半导体材料在反向偏压下形成电荷补偿，可以提高半导体装置反向阻断能力。

另外本发明还提供了一种沟槽超结半导体装置的制备方法。

附图说明

图1为本发明的一种沟槽超结肖特基半导体装置剖面示意图；

图2为本发明的一种沟槽超结肖特基半导体装置剖面示意图；

图3为本发明的一种沟槽超结肖特基半导体装置剖面示意图；

图4为本发明的一种沟槽超结MOS半导体装置剖面示意图。

其中，

1、衬底层；

2、二氧化硅；

3、第一导电半导体材料；

4、第二导电半导体材料；

5、多晶第一导电半导体材料；

6、肖特基势垒结；

7、漂移层；

8、体区；

9、源区；

10、上表面金属层；

11、下表面金属层。

具体实施方式

实施例1

图1为本发明的一种沟槽超结肖特基半导体装置剖面示意图，下面结合图1详细说明本发明的半导体装置。

一种沟槽超结肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM³；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM³；二氧化硅2，位于沟槽侧壁；第一导电半导体材料4，位于沟槽内下部，为P传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM³，其上部为高浓度杂质掺杂的第一导电半导体材料3；肖特基势垒结6，位于沟槽之间的第一导电半导体材料3的表面。

其制作工艺包括如下步骤：

第一步，在衬底层1表面形成第一导电半导体材料层3，然后表面热氧化，形成二氧化硅；

第二步，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅，然后刻蚀去除部分裸露半导体硅材料形成沟槽，沟槽内热氧化形成二氧化硅2，干法刻蚀；

第三步，在沟槽内淀积形成第二导电半导体材料层4，反刻蚀，进行磷注入退火掺杂；

第四步，干法刻蚀表面二氧化硅，淀积势垒金属，烧结形成肖特基势垒结6；

第五步，进行正背面金属化工艺，形成上表面金属层10和下表面金属层11，器件结构如图1所示。