[发明专利]一种芯片供电电路

说明书

技术领域

本发明涉及芯片领域，特别地涉及一种芯片供电电路。

背景技术

随着芯片技术的发展，运算速度越来越高的芯片对电源要求亦愈来愈高，高速芯片的应用场景要求电源动态能力强，电压纹波噪声小。现有技术通常采用开关电源为芯片供电，开关电源是利用现代电力电子技术，控制开关开通和关断的时间比率，维持稳定输出电压的一种电源，虽然开关电源的效率比较高，但在高速芯片的应用场景，开关电源的工作过程无法及时响应负载电流变化，进而造成电压纹波的产生。由于开关电源频率的限制，一般开关电源的环路带宽无法做的很高，导致电源输出动态响应能力不强，芯片上的电压纹波大，而这种电压纹波是业界不需要看到的，因为这种电压纹波会影响芯片的性能，因此，业界一直在努力降低芯片上电压波动的幅度，为芯片提供更优的供电环境。

发明内容

本发明实施例提供了一种芯片供电电路，能够在负载电流变化时，降低芯片负载电压的变化幅度，保证芯片的运算性能。

本发明实施例提供的芯片供电电路，包括：电源、第一电阻、第二电阻、第三电阻、电容和芯片；所述电源的第一端与所述第三电阻的第一端相连，所述第三电阻的第二端与所述芯片相连；所述电源的第二端与所述第一电阻的第一端和所述第二电阻的第一端相连；所述第一电阻的第二端与所述第三电阻的第一端相连；所述第二电阻的第二端与所述芯片相连；所述电容并联在所述第二电阻的两端。

本发明实施例提供的芯片供电电路通过运用一系列的具有适当阻抗的电阻，大幅度降低了芯片负载电压的变化幅度，降低了电压变化幅度对芯片运算性能造成的消极影响。

附图说明

图1所示为本发明实施例提供的芯片负载电压随负载电流和时间变化情况的示意图；

图2所示为本发明实施例提供的芯片供电电路的结构示意图。

具体实施方式

基于高速芯片的结构特点，高速芯片的用电要求有其自身的特点，其中最为显著的一个特点就是：高速芯片的用电电流，表现为负载电流大，且波动剧烈，电流围绕一个中心值呈上下波动的态势，电流波动完毕随即恢复到中心值。本发明针对高速芯片用电场景的这一特点，提供了一种简单有效的方式，可以降低电源输出电压的纹波，进而减小芯片电压波动的幅度，使芯片更好的发挥其运算性能。

如图1所示，现有技术中，负载电压变化随着负载电流变化的过程为：负载电流在0-t₁阶段为i₁，此阶段芯片上的负载电压未发生波动，芯片稳定运行着；负载电流在t₁时刻发生突变，即负载电流由i₁突升至i₂，此时芯片上的负载电压也发生突变，负载电压由V降低到V-V₁负载；在t₁-t₂阶段，负载电流保持i₂不变，芯片负载电压缓慢由V-V₁上升至V，而后芯片负载电压保持V不变；负载电流在t₂时刻由i₂突降至i₁，此时芯片负载电压由原先的V突升至V+V₁。通过上述过程可以看出在0-t₂这一阶段芯片负载电压的变化幅度为2V₁。

针对上述问题，本发明实施例考虑了芯片用电的要求，结合芯片集成在印刷电路板PCB上的应用实情，提供了一种芯片供电设备，所述芯片供电设备能够在负载电流突变时降低芯片电压变化幅度，为芯片提供一个更为优化的供电环境。

如图2所示，本发明实施例提供的芯片供电电路200包括：电源201、第三电阻202、芯片203、第一电阻204、第二电阻205和电容206，电源201的第一端与第三电阻202的第一端相连，第三电阻202的第二端与芯片203相连，电源201的第二端与第一电阻204的第一端和第二电阻205的第一端相连，第一电阻204的第二端与第三电阻202的第一端相连，第二电阻205的第二端与芯片203相连，电容206并联在第二电阻205的两端。其中，电源201可以是带远端感知Sense功能的开关电源，第一电阻204和第二电阻205的阻值远大于第三电阻202的阻值，这里第三电阻的阻值可以设定为固定不变，第三电阻可以是印刷电路板PCB，其阻值即为PCB的阻值。