[发明专利]成膜方法和成膜装置

说明书

技术领域

本发明涉及在半导体晶片等被处理体上形成薄膜的成膜方法和成膜装置。

本申请以2011年6月16日向日本专利局提出的日本专利申请号第2011-134623号和2012年4月6日提出的日本专利申请号第2012-087434号为基础要求优先权的利益，其全部公开内容作为参照包含在本说明书中。

背景技术

通常，为了制造半导体集成电路，对由硅基板等构成的半导体晶片进行成膜处理、蚀刻处理、氧化处理、扩散处理、改质处理、自然氧化膜的除去处理等各种处理。这些处理可在一次处理1枚晶片的单枚式处理装置或一次处理多枚晶片的成批式处理装置中进行。例如用纵型的、所谓成批式的处理装置进行这些处理时，首先，由能够收纳多枚例如25枚左右半导体晶片的晶圆匣，将半导体晶片移置到纵型的晶圆舟而多段地支撑在其上。

该晶圆舟例如根据晶片尺寸可载置30～150枚左右的晶片。该晶圆舟在从可排气的处理容器的下方搬入（装载）到该容器内后，处理容器内可维持气密。然后，边控制处理气体的流量、工艺压力、工艺温度等各种工艺条件边实施规定的热处理。

在此，作为提高上述半导体集成电路的特性的重要因素之一，重要的是提高集成电路中的绝缘膜的特性。作为上述集成电路中的绝缘膜，通常使用SiO₂、PSG（Phospho Silicate Glass）、P（等离子体）-SiO、P（等离子体）-SiN、SOG（Spin On Glass）、Si₃N₄（硅氮化膜）等。而且，特别是硅氮化膜，绝缘特性比硅氧化膜良好，并且作为蚀刻阻止膜、层间绝缘膜也能充分发挥功能，所以有被广泛使用的趋势。

而且，最近以提高电路元件的特性为目的，强烈需要进一步的低介电常数化（Low-k化）以及对蚀刻的进一步的耐性提高。在这样的状况下，提出了如下的成膜方法：在纵型的所谓成批式纵型的处理装置内，即使不将晶片暴露在那样的高温下也能够进行目标处理，所以一边间歇地供给原料气体等一边以原子水平每次1层～数层、或以分子水平每次1层～数层地反复成膜。这样的成膜方法通常被称为ALD（Atomic Layer Deposition）。

例如专利文献1中，提出了使用远程等离子体原子层蒸镀法（RP-ALD）将氮化硅薄膜（SiN膜）和氮化硼膜（BN膜）交替多层地层叠而形成多层的层压构造的膜的成膜方法。另外，专利文献2中，还提出了利用热处理向氮化硅膜中添加对提高蚀刻耐性有效的碳（C）以实现低介电常数化和蚀刻耐性的提高的SiCN膜基于ALD法的成膜方法。

现有技术文献

专利文献

专利文献1：日本特开2004-047956号公报

专利文献2：日本特开2008-227460号公报

专利文献3：日本特开2006-287194号公报

发明内容

然而，上述的各种氮化硅系的绝缘膜虽相对于以往的硅氮化膜的绝缘膜低介电常数化且蚀刻耐性也优异，但仍没有充分达到必要的特性。特别是，该绝缘膜对漏电流的特性不充分。

本发明是着眼于如上所述的问题，为了有效解决这些问题而发明的。本发明提供能够形成实现了低介电常数化、湿式蚀刻耐性提高以及漏电流减少化的含硼、氮、硅和碳的薄膜（SiBCN膜）的成膜方法和成膜装置。

根据本发明的一个实施方式，一种成膜方法，其特征在于，是向收纳被处理体且可抽真空的处理容器内供给含硼气体、氮化气体、硅烷系气体和烃气体而在上述被处理体的表面形成含有硼、氮、硅和碳的薄膜的成膜方法，具有：第1工序，进行1次以上交替间歇地供给上述含硼气体和上述氮化气体的循环而形成BN膜；第2工序，进行1次以上间歇地供给上述硅烷系气体、上述烃气体和上述氮化气体的循环而形成SiCN膜。

由此，能够实现含硼、氮、硅和碳的薄膜（SiBCN膜）的低介电常数化、湿式蚀刻耐性的提高以及漏电流的减少化。

根据本发明的另一实施方式，一种成膜装置，其特征在于，是用于对被处理体形成规定的薄膜的成膜装置，具备可抽真空的纵型筒状的处理容器、多段地保持上述被处理体且在上述处理容器内可插拔的保持单元、设置在上述处理容器的外周的加热单元、向上述处理容器内供给硅烷系气体的硅烷系气体供给单元、向上述处理容器内供给氮化气体的氮化气体供给单元、向上述处理容器内供给含硼气体的含硼气体供给单元、向上述处理容器内供给烃气体的烃气体供给单元、和为了执行本发明的一个实施方式的上述成膜方法而进行控制的控制单元。