[发明专利]在基底中制作多个沟槽的方法

说明书

技术领域

本发明涉及沟槽的制作方法，且特别涉及在基底中制作多个沟槽的方法。

背景技术

集成电路的制作方式一般包括蚀刻、薄膜沉积等工艺，其中蚀刻工艺例如是在基底或是其上的膜层中蚀刻出多个沟槽，然后，可于沟槽中沉积薄膜以形成有源或无源元件（例如，动态随机存取存储器中的沟槽型电容器）。

当需于基底上形成开口大小不同的多个沟槽时，可于基底上形成一具有多个开口的图案化掩模层，其中这些开口的尺寸彼此不同。之后，以图案化掩模层为掩模蚀刻基底，以于基底中形成开口大小不同的多个沟槽。然而，这些开口大小不同的沟槽的深度也彼此不同。这是因为在蚀刻工艺中，图案化掩模层的开口的尺寸较小者，蚀刻气体较不易通过且蚀刻副产物较难扩散出去，因此，尺寸较小的开口所对应的区域蚀刻速度较尺寸较大的开口所对应的区域慢（亦即，负载效应，loading effect）。

然而，深度不同的沟槽对于后续工艺会有许多不良的影响，因此，如何提高蚀刻工艺所形成的沟槽的深度的均匀性是目前亟待克服的问题。

发明内容

有鉴于此，为解决现有技术的缺陷，本发明一实施例提供一种在基底中制作多个沟槽的方法，包括：提供一基底；于基底上形成一第一掩模层，第一掩模层具有至少一第一开口以及至少一第二开口，其中第二开口大于第一开口，且第一开口与第二开口皆暴露出基底；形成一覆盖第二开口的第二掩模层；以第一掩模层与第二掩模层为掩模进行一第一蚀刻工艺，以于第一开口下方的基底中形成一第一沟槽；移除第二掩模层；形成一覆盖第一开口的第三掩模层；以第一掩模层与第三掩模层为掩模进行一第二蚀刻工艺，以于第二开口下方的基底中形成一第二沟槽；以及移除第三掩模层。

本发明是利用不同的掩模组合分别进行较大沟槽与较小沟槽的蚀刻工艺，以于个别的蚀刻工艺中借由控制蚀刻时间、蚀刻剂等蚀刻条件，使个别形成的较大沟槽与较小沟槽具有相近的深度，进而有效提高沟槽深度的均匀性。

附图说明

图1A～1I示出本发明一实施例的在基底中制作多个沟槽的工艺剖面图。

图2A～2F示出本发明一实施例的在基底中制作多个沟槽的工艺剖面图。

110~基底；

112~第一沟槽；

114~第二沟槽；

120、120a~缓冲层；

130~第一掩模层；

130a、140a~掩模材料层；

140~图案化掩模层；

150~图案化光阻层；

152、154~开口；

160~第二掩模层；

162、172~抗反射涂层；

164、174~感光材料层；

170~第三掩模层；

D1、D2~深度；

OP1~第一开口；

OP2第二开口；

V~过蚀刻沟槽；

W1、W2、W3、W4、W5、W6~宽度。

具体实施方式

以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。在附图中，实施例的形状或是厚度可能扩大，以简化或是突显其特征。再者，图中未示出或描述的元件，可为所属技术领域中普通技术人员所知的任意形式。

图1A～1I示出本发明一实施例的在基底中制作多个沟槽的工艺剖面图。请参照图1A，提供一基底110。基底110的材质例如为硅、锗、硅锗、砷化镓、硅/硅锗、绝缘层上硅（silicon-on-insulators）、或是其他适合的半导体材料。

接着，选择性地（optionally）于基底110上形成一缓冲层120a。缓冲层120a的材质例如为有机或无机的抗反射材料。然后，于缓冲层120a上形成一掩模材料层130a。掩模材料层130a的材质例如为金属（例如钨）、硼硅酸玻璃、或硅化钛。