[发明专利]垂直选择管、存储单元、三维存储器阵列及其操作方法

说明书

技术领域

本发明涉及半导体设计及制造方法领域，特别涉及一种垂直选择管、具有该垂直选择管的存储单元、由该存储单元构成的三维存储器阵列结构及其操作方法。

背景技术

阻变存储器（RRAM）作为一种新型的不挥发存储技术，由于其存储密度高、功耗低、读写速度快、数据保持时间长、多值实现、单元面积、与CMOS工艺兼容等优越性能而备受关注。其中，可实现三维集成的阻变存储器成为高密度存储器的研究焦点。但三维存储器的多层堆叠结构，导致存储单元之间、层与层之间出现串扰、泄漏电流以及工艺制造困难等问题。

1T1R（One Transistor One Resistor）结构和1D1R（One Diode One Resistor）结构1T1R结构是目前三维阻变存储器的主流单元结构。1T1R结构即一个MOS晶体管与一个可变电阻串联，晶体管起选择和隔离的作用。但是晶体管属于有源器件，需在前端工艺完成，且最小单元面积受晶体管制约，不利于存储器的高密度三维堆叠。1D1R结构即一个二极管与一个可变电阻串联，由二极管的整流特性实现对电阻的选择。二极管的高正向电流密度、高开关电流比和工艺兼容性是重要的选择标准。基于单晶Si材料的二极管电流密度和整流比较高，但工艺温度较高，且不易在金属电极上制造；基于氧化物的二极管虽工艺兼容性好，但正向电流密度并不理想。

因此，需要基于新型的选择管器件的阻变存储器，从而实现简化存储单元结构，并摆脱其对硅衬底的依赖，实现多层堆叠，达到三维高密度存储等目的。

发明内容

本发明的目的旨在至少解决上述技术问题之一，提供一种垂直选择管、具有该垂直选择管的存储单元、由该存储单元构成的三维阻变存储器阵列结构及其操作方法，在保证存储器电学性能的条件下，简化存储单元结构，提高存储密度。

为达到上述目的，本发明第一方面提供一种垂直选择管，包括：上电极；下电极；形成在所述下电极和上电极之间且依次垂直堆叠的第一半导体层、第二半导体层、第三半导体层和第四半导体层；和分别形成在所述第二半导体层的两个相对侧面的两个栅堆叠。其中，所述第一半导体层和第三半导体层为第一类型掺杂，所述第二半导体层和第四半导体层为第二类型掺杂，所述第二半导体层的掺杂浓度分别低于所述第一半导体层和第三半导体层的掺杂浓度，以使所述第一半导体层、第二半导体层、第三半导体层和所述两个栅堆叠形成垂直的双栅MOS晶体管，所述第三半导体层和第四半导体层形成垂直的二极管。

在本发明的一个实施例中，所述第一半导体层、第二半导体层、第三半导体层和第四半导体层的材料为掺杂的多晶硅或掺杂的多晶锗。相对于需要高温工艺制备的单晶材料，多晶材料可以通过外延等方法在较低温度下制备，故采用多晶材料制备的选择管不会影响其电阻元件或其他器件的性能。

在本发明的一个实施例中，所述第一半导体层、第二半导体层、第三半导体层和第四半导体层每层的厚度为10-200nm。

在本发明的一个实施例中，所述第二半导体层和第三半导体层的厚度大于所述第一半导体层和第四半导体层的厚度。这种栅控的PNPN选择管可近似为两个寄生双极性晶体管相互作用而导致工作时形成闩锁效应，因此增加中间两层的厚度，相当于增加两个双极管的基区厚度，从而减小双极管的放大倍数，抑制闩锁效应。

本发明第二方面提供一种存储单元，包括：阻变单元；选择管，所述选择管为本发明第一方面所述的垂直选择管，且所述选择管与所述阻变单元相互串联。

在本发明的一个实施例中，所述阻变单元为形成在所述垂直选择管的上电极或下电极表面的薄膜存储介质。

在本发明的一个实施例中，所述阻变单元的材料包括Ni_xO_y、Nb_xO_y、Ti_xO_y、Hf_xO_y、Mg_xO_y、Co_xO_y、Cr_xO_y、V_xO_y、Zn_xO_y、Al_xO_y、Zr_xO_y、Al_xN_y，其中，x、y的范围为0-1。