[发明专利]在角应力消除区域上方具有探针焊盘的半导体芯片

说明书

技术领域

本发明总体涉及半导体芯片设计，更具体地，涉及在半导体芯片中的角应力消除区域上具有探针焊盘的半导体芯片。

背景技术

在集成电路(IC)制造中，半导体晶圆通常包括：在相邻半导体芯片之间的划线区域(scribe line region)中的多条测试线。每条测试线均包括连接至多个被测器件(DUT)的多个探针焊盘，该被测器件的结构与通常用在电路区域中的集成电路产品类似。通常使用相同工艺步骤同时在测试线的划线区域中形成DUT作为功能电路。探针焊盘通常为位于测试线上方的平坦、方形金属表面，通过该测试线可以将测试激励(test stimuli)施加给相应DUT。通常利用DUT的参数测试结果监控、改善、和改进半导体制造工艺。通常使用测试结构关于测试线的成品率预测电路区域中的功能集成电路的成品率。

制造完以后，从划线区域切割半导体晶圆，从而分离半导体芯片，从而能够独立封装半导体芯片中的每个。因此，损坏了划线区域中的探针焊盘和DUT。在切割工艺以后，不可实施DUT的参数测试，以预测电路区域中的功能集成电路的成品率。实际上不能精确控制切割以后的独立半导体芯片的成品率。

发明内容

为解决上述问题，本发明提供了一种半导体芯片，包括：电路区域和角应力消除CSR区域，CSR区域为半导体芯片的角部；被测器件DUT结构或者功能电路，被设置在电路区域上方；探针焊盘，被设置在CSR区域上方；以及金属线，从电路区域延伸至CSR区域，从而将探针焊盘电连接至DUT结构或功能电路。

其中，探针焊盘占用具有多条边的基本上为矩形的区域，每条长边具有长度D1，每条短边具有长度D2，其中，长度D1和长度D2在从约10μm至约20μm的范围内。

此外，本发明还提供了一种半导体芯片，包括：电路区域和角应力消除CSR区域，CSR区域为半导体芯片的角部；增强结构，被设置在电路区域和CSR区域之间；至少两个探针焊盘，被设置在CSR区域上方；以及金属线，从电路区域延伸，穿过增强结构，并且连接至位于CSR区域中的至少两个探针焊盘中的一个。

其中，增强结构包括多个堆叠的金属化层和通孔层，金属线位于金属化层中的一个中，并且与增强结构电隔离。

其中，金属线从上面穿过增强结构。

其中，金属线从下面穿过增强结构。

其中，金属线位于与至少一个探针焊盘相同的层中。

其中，CSR区域包括多个堆叠的金属化层和通孔层，至少两个探针焊盘和金属线位于最顶部的金属化层中。

其中，至少两个探针焊盘中的每一个均占用具有多条边的基本上为矩形的区域，每条长边具有长度D1，每条短边具有长度D2，长度D1和长度D2在从约10μm至约20μm的范围内。

其中，CSR区域占用具有直角边的基本上为直角三角形的区域，直角边分别具有长度L1和长度L2，并且长度D1和长度D2与长度L1和长度L2的比率在从约20％至约50％的范围内。

该半导体芯片进一步包括：多个堆叠的金属化层和通孔层，位于至少两个探针焊盘中的一个的下方，并且金属线位于金属化层中的一个中。

该半导体芯片进一步包括：被测器件DUT结构或功能电路，被设置在电路区域上方，通过金属线电连接至至少两个探针焊盘中的一个。

该半导体芯片进一步包括：密封环区域，围绕电路区域和CSR区域，密封环区域包括被设置在密封环区域上方的第二组探针焊盘。

此外，还提供了一种半导体芯片，包括：电路区域、角应力消除CSR区域、以及密封环区域，密封环区域围绕电路区域和CSR区域；密封环结构，被设置在密封环区域上方；增强结构，被设置在电路区域和CSR区域之间，并且连接至密封环结构的多侧，增强区域包括多个堆叠的金属化层和通孔层；探针焊盘，被设置在CSR区域的上方；以及金属线，从电路区域延伸，穿过增强结构，并且连接至位于CSR区域中的探针焊盘，其中，金属线位于金属化层中的一个的相同层中。

其中，金属线位于与探针焊盘相同的层中。

该半导体芯片进一步包括：被测器件DUT结构或者功能电路，被设置在电路区域上方，通过金属线电连接至探针焊盘。

其中，探针焊盘占用具有多条边的基本上为矩形的区域，每条长边具有长度D1，每条短边具有长度D2，其中，长度D1和长度D2在从约10μm至约20μm的范围内。