[发明专利]半导体结构及其形成方法

说明书

技术领域

本发明涉及半导体设计和制造技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

MOSFET功率器件的制造工艺包括：传统的平面工艺和当前的沟槽工艺。以沟槽工艺为例，图1所示为通过沟槽工艺形成的N沟道的MOSFET器件的结构剖面图。如图1所示，其工艺步骤通常是在N+半导体衬底9’上形成N-型外延层8’；在外延层8’上形成二氧化硅层，使用P阱（P-well）掩膜板（mask）定义P阱区；在硅片表面生长一层厚的二氧化硅层，使用沟槽掩膜板定义沟槽区域，并在N-外延层上形成多个沟槽，通过热氧化在沟槽中生长栅氧化层7’，在栅氧化层7’上淀积多晶硅层,然后对多晶硅层进行回刻，形成栅电极6’；接着在所定义的P阱区内,进行P型杂质离子注入和扩散，形成P阱区5’；再使用N+掩膜板，在P阱区内定N+源极接触区域，进行N型杂质离子的注入和扩散，形成N+源极接触区域4’；随后在芯片表面淀积绝缘介质层3’，使用接触孔掩膜板定义接触孔图形,光刻源极孔2’，在孔内填充阻挡层金属；在芯片表面形成金属层；然后使用金属层掩膜板，定义栅极金属区域和源极金属区域，并采用干法刻蚀形成栅极金属电极11’和源极金属电极1’；最后在半导体衬底9’的背面淀积金属层形成漏极金属电极10’。

从以上制造流程可以看出,现有的沟槽工艺制程至少包括五层光刻掩膜版：P阱掩膜板、沟槽掩膜层、N+掩膜板、接触孔掩膜板和金属层掩膜板。即在器件制造过程中，需要经过5次光刻，而每次光刻需要经过至少8个工艺步骤,包括气相成膜、旋转涂胶、烘焙、曝光、曝光后烘陪、显影、固膜烘陪和显影检查,这些步骤在芯片制造过程中占有非常大的机台比例和时间比例。

因此，需要一种能够减少MOSFET器件制造过程中的掩膜次数的沟槽工艺，以大幅度降低成本，减少器件的制造时间，提供生产效率。

发明内容

本发明的目的旨在至少解决上述技术缺陷之一，特别是提供一种利用沟槽工艺形成的MOSFET器件结构及其形成方法，通过减少MOSFET器件制造过程中的掩膜次数，从而大幅度降低成本，减少器件的制造时间，提供生产效率。

为达到上述目的，本发明一方面提出了一种半导体结构，包括：

半导体衬底，所述半导体衬底的第一表面依次形成有外延层和绝缘层；

源极区，形成在所述半导体衬底的所述第一表面，所示源极区包括：多条相互连通的栅极沟槽，形成在所述外延层中，分别沿第一方向和第二方向平行设置，所述多条栅极沟槽将所述源极区划分为多个元胞区；源极金属电极，形成在所述绝缘层上；和多个源极接触孔，每个所述源极接触孔分别位于每个所述元胞区，贯通所述源极金属电极和绝缘层到达所述外延层；

栅极区，形成在所述半导体衬底的所述第一表面，所述栅极区包括：至少一条栅极引出沟槽，形成在所述外延层中，且与所述栅极沟槽连接，栅极金属电极，形成在所述绝缘层上，和至少一个栅极接触孔，每条所述栅极引出沟槽分别通过每个所述栅极接触孔与所述栅极金属电极连接；和

漏极，形成在所述半导体衬底的第二表面。

在本发明的一个实施例中，所述半导体结构还包括形成在所述半导体衬底上的所述源极区和栅极区两侧的至少一条隔离沟槽，所述隔离沟槽形成在所述外延层中作为截止环，一方面用于隔离各个器件，另一方面用于使电场均匀分布在各个截止环上，防止电击穿。本发明实施例中隔离沟槽设计具有较好的电场截止效果，并且高温漏电小，高温可靠性好。

在本发明的一个实施例中，所述隔离沟槽的宽大于所述栅极沟槽的宽度，以增强隔离效果。

在本发明的一个实施例中，所述栅极沟槽、栅极引出沟槽和隔离沟槽中形成有栅介质层，所述栅介质层上形成有栅极层。

在本发明的一个实施例中，所述外延层从下至上依次包括：第一类型轻掺杂外延层、第二类型阱层、第一类型重掺杂外延层。

在本发明的一个实施例中，所述源极区的边界处形成有至少一个边界接触孔，所述边界接触孔贯通所述源极金属电极和绝缘层到达所述外延层。通过设置边界接触孔，使元胞区外围的外延层的第二类型阱层和第一类型重掺杂外延层与源极等电位，以避免由于第二类型阱层和第一类型重掺杂外延层的悬空而造成表面漏电。

在本发明的一个实施例中，所述源极接触孔、栅极接触孔和边界接触孔分别到达所述外延层的第二类型阱层。

本发明另一方面还提出了一种上述半导体结构的形成方法，包括以下步骤：

S01：提供所述半导体衬底；