[发明专利]多层布线基板的制造方法及多层布线基板

说明书

技术领域

本发明涉及在基板主面上配设有能够与芯片零件连接的多个芯片零件连接端子而成的多层布线基板及其制造方法。 

背景技术

关于用作计算机的微处理器等的半导体集成电路芯片（IC芯片），近年来越来越高速化，高功能化，与此相伴随地有端子数增加、端子间间距变小的倾向。一般来说，在IC芯片的底面，多个端子密集地配置成阵列状，这样的端子组以倒装芯片的方式连接于母板侧的端子组。但是，由于IC芯片侧的端子组与母板侧的端子组在端子间间距上具有较大差异，因此难以将IC芯片直接连接于母板之上。因此，通常采用制作将IC芯片安装于IC芯片安装用布线基板之上而成的半导体封装件、并将该半导体封装件安装在母板之上的手法。 

作为构成该封装件的IC芯片安装用布线基板，使用对多个树脂绝缘层和多个导体层进行层叠而构成的多层布线基板。而且，在该多层布线基板的基板主面之上设有用于连接IC芯片的多个IC芯片连接端子，并且在基板背面之上设有用于与母板（母基板）连接的多个母基板连接端子。在这种多层布线基板中，为了实现细间距化，导体层的布线图、I C芯片连接端子由镀铜形成（例如，参照日本特开2005-272874）。而且，在这种多层布线基板中，在基板主面侧设有IC芯片的对位用识别标记（对准标记）（例如，参照日本特开2002-204057）。 

但是，在多层布线基板中，存在如下情况：形成于内层侧的镀铜层的面积比例（导体层的面积比例）通常为60％～80％ 左右，相对地，基板主面之上的镀铜层的面积比例（各IC芯片连接端子的面积比例）不足10％。此外，一般来说，IC芯片连接端子偏向基板主面的中央配置。该情况下，在形成IC芯片连接端子的镀铜层时，产生电镀电流的集中，镀铜层的厚度产生偏差。其结果，多层布线基板的各IC芯片连接端子与IC芯片之间的连接可靠性降低。另外，存在在多层布线基板的基板主面上设有用于与IC芯片以外的芯片电容器等的芯片零件连接的连接端子的多层布线基板，该连接端子也同样产生厚度偏差。 

在日本特开2005-272874中，公开了为了抑制导体凸块的形状、高度偏差而使电镀的电流密度与初期的电流密度相比逐渐增大的手法。即使采用该手法，在IC芯片连接端子偏向基板主面的中央配置的情况下，也不能避免电镀电流的集中，因此镀铜层的厚度产生偏差。将上述的问题作为第一问题。 

发明内容

本发明的第一技术方案鉴于第一问题而成，其目的在于，提供一种能够抑制芯片零件连接端子的厚度偏差、提高与芯片零件之间的连接可靠性的多层布线基板的制造方法。 

但是，在上述以往的多层布线基板中，在最外层的树脂绝缘层形成开口部，通过对暴露出的导体层施镀来形成识别标记。该识别标记是通过镀层表面和树脂绝缘层表面之间的光反射率差异来识别的标记。此外，作为识别标记，除了IC芯片用的对准标记以外，也实际应用形成有用于进行布线基板自身的定位的定位用标记、产品序号、制造批号等的识别标记的多层布线基板。在形成这样的识别标记的情况下，需要用于形成导体层、开口部的形成工序、施镀工序。此外，一般来说，对识别标记的施镀和对IC芯片连接端子的施镀由同一施镀工序进行。在该 施镀工序中，有时为了确保焊料湿润性而实施成本相对较高的镀金等。因此，产生多层布线基板的制造成本上升的问题。将上述的问题作为第二问题。 

本发明的第二技术方案是鉴于第二问题而成的，其目的在于，提供一种能够以低成本在基板主面上形成识别标记的多层布线基板。此外，另一目的在于，提供一种适于制造上述多层布线基板的多层布线基板的制造方法。 

根据本发明的第一技术方案，作为用于解决上述问题的方案（方案1），提供一种多层布线基板的制造方法，其特征在于，该多层布线基板具有基板主面和基板背面，且具有层叠多个树脂绝缘层和多个导体层而成的构造，在上述基板主面之上配设有能够连接芯片零件的多个芯片零件连接端子，该多层布线基板的制造方法包括镀层形成工序，在上述镀层形成工序中，在于上述基板主面侧暴露出的、最外层的树脂绝缘层的表面之上，形成成为上述多个芯片零件连接端子的产品镀层，并且在上述产品镀层的周围形成虚拟镀层。 

根据方案1所述的技术方案，通过进行镀层形成工序，在多层布线基板的基板主面之上，除了成为芯片零件连接端子的产品镀层之外，还在该产品镀层的周围形成虚拟镀层。在该情况下，能够增加基板主面中的镀层的面积比例，从而避免电镀电流的集中，消除产品镀层的厚度偏差。其结果，能够在多层布线基板的基板主面之上以均匀的厚度形成各芯片零件连接端子，能够使各芯片零件连接端子与芯片零件之间的连接可靠性提高。