[发明专利]拼接屏图像处理器

权利要求书

1.一种拼接屏图像处理器，其包括多个用于接收外部视频信号输入的视频输入模块和多个用于将视频信号输出给拼接屏显示单元的视频输出模块，其特征在于，该多个视频输入模块依次串联，该多个视频输出模块依次串联，最后一级视频输入模块与第一级视频输出模块相互串联。

2.如权利要求1所述的拼接屏图像处理器，其特征在于，所述的视频输入模块和视频输出模块均包括至少两个视频图像处理子模块，每一所述的视频图像处理子模块具有至少两个上级控制指令输入输出接口、至少两个下级控制指令输入输出接口、至少两个数据输入接口和至少两个数据输出接口；其中：

上一级视频输入模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口至少分别与下一级视频输入模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接；上一级视频输出模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口至少分别与下一级视频输出模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接；最后一级视频输入模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口至少分别与第一级视频输出模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接；

上一级视频输入模块中的每一个视频图像处理子模块的至少两个数据输出接口至少分别与下一级视频输入模块的两个视频图像处理子模块的数据输入接口电连接；上一级视频输出模块中的每一个视频图像处理子模块的至少两个数据输出接口至少分别与下一级视频输出模块的两个视频图像处理子模块的数据输入接口电连接；最后一级视频输入模块中的每一个视频图像处理子模块的至少两个数据输出接口至少分别与第一级视频输出模块的两个视频图像处理子模块的数据输入接口电连接。

3.如权利要求1所述的拼接屏图像处理器，其特征在于，所述的视频输入模块和视频输出模块均包括两个视频图像处理子模块；每一所述的视频图像处理子模块具有至少两个上级控制指令输入输出接口、至少两个下级控制指令输入输出接口、至少两个数据输入接口和至少两个数据输出接口； 

上一级视频输入模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口分别与下一级视频输入模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接；上一级视频输出模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口分别与下一级视频输出模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接；最后一级视频输入模块中的每一个视频图像处理子模块的至少两个下级控制指令输入输出接口分别与第一级视频输出模块的两个视频图像处理子模块的上级控制指令输入输出接口电连接；

上一级视频输入模块中的每一个视频图像处理子模块的至少两个数据输出接口分别与下一级视频输入模块的两个视频图像处理子模块的数据输入接口电连接；上一级视频输出模块中的每一个视频图像处理子模块的至少两个数据输出接口分别与下一级视频输出模块的两个视频图像处理子模块的数据输入接口电连接；最后一级视频输入模块中的每一个视频图像处理子模块的至少两个数据输出接口分别与第一级视频输出模块的两个视频图像处理子模块的数据输入接口电连接。

4.如权利要求3所述的拼接屏图像处理器，其特征在于，每一视频图像处理子模块具有四个数据输入接口和四个数据输出接口；

上一级视频输入模块的每一个视频图像处理子模块的两个数据输出接口与下一级视频输入模块的其中一个视频图像处理子模块的两个数据输入接口电连接，其余两个数据输出接口与下一级视频输入模块的另一个视频图像处理子模块的两个数据输入接口电连接；上一级视频输出模块的每一个视频图像处理子模块的两个数据输出接口与下一级视频输出模块的其中一个视频图像处理子模块的两个数据输入接口电连接，其余两个数据输出接口与下一级视频输出模块的另一个视频图像处理子模块的两个数据输入接口电连接；最后一级视频输入模块的每一个视频图像处理子模块的两个数据输出接口与第一级视频输出模块的其中一个视频图像处理子模块的两个数据输入接口电连接，其余两个数据输出接口与第一级视频输出模块的另一个视频图像处理子模块的两个数据输入接口电连接。

5.如权利要求2至4中任何一项所述的拼接屏图像处理器，其特征在于，所述的视频图像处理子模块为FPGA芯片或DSP芯片。