[发明专利]电平移位器

权利要求书

1.一种电平移位器，其特征在于，包括：

第一电平移位器部，其利用多个晶体管，将外部输入信号变换为预先设定的第一电压范围并予以输出；以及

第二电平移位器部，其利用多个晶体管，将所述第一电平移位器部的输出电压变换为预先设定的第二电压范围并予以输出，

所述第二电压范围的上位阈值电压高于所述第一电压范围的上位阈值电压、所述第二电压范围的下位阈值电压高于所述第一电压范围的下位阈值电压，

所述第一电平移位器部的多个晶体管和所述第二电平移位器部的多个晶体管中的每一个晶体管的栅极和源极之间的电压差在6V以下。

2.根据权利要求1所述的电平移位器，其特征在于，

所述第一电平移位器部包括：

成对配置、且与具有第一电压电平的第一电源共同地连接的第一晶体管和第二晶体管；

第三晶体管，其栅极被输入有第一钳位电源，漏极与所述第一晶体管的源极和所述第二晶体管的栅极共同连接；

第四晶体管，其栅极被输入有所述第一钳位电源，漏极与所述第一晶体管的栅极和所述第二晶体管的源极共同连接；

第五晶体管，其栅极被输入有所述外部输入信号，漏极与所述第三晶体管的源极连接，源极与具有第二电压电平的第二电源连接；

转换器，其将所述外部输入信号进行翻转并予以输出；以及

第六晶体管，其栅极被输入有在所述转换器进行了翻转的外部输入信号，漏极与所述第四晶体管的源极连接，源极与所述第二电源连接，

所述第一晶体管和所述第三晶体管之间的连接节点为所述第一电平移位器部的第一输出端，

所述第二晶体管和所述第四晶体管之间的连接节点为所述第一电平移位器部的第二输出端。

3.根据权利要求2所述的电平移位器，其特征在于，

所述第一晶体管至第四晶体管为PMOS晶体管，

所述第五晶体管和第六晶体管为NMOS晶体管。

4.根据权利要求2所述的电平移位器，其特征在于，

所述第一电压电平为5V，

所述第二电压电平为0V，

所述第一钳位电压为2V。

5.根据权利要求2所述的电平移位器，其特征在于，

所述第二电平移位器部包括：

成对配置、且与具有第三电压电平的第三电源共同地连接的第七晶体管和第八晶体管；

第九晶体管，其栅极被输入有第二钳位电源，漏极与所述第七晶体管的源极和所述第八晶体管的栅极共同连接；

第十晶体管，其栅极被输入有所述第二钳位电源，漏极与所述第七晶体管的栅极和所述第八晶体管的源极共同连接；

第十一晶体管，其栅极与所述第一电平移位器部的第二输出端连接，漏极与所述第九晶体管的源极连接，源极与具有第四电压电平的第四电源连接；

第十二晶体管，其栅极与所述第一电平移位器部的第一输出端连接，漏极与所述第十晶体管的源极连接，源极与所述第四电源连接，

所述第七晶体管和第九晶体管之间的连接节点为所述第二电平移位器部的第三输出端，

所述第八晶体管和所述第十晶体管之间的连接节点为所述第二电平移位器部的第四输出端。

6.根据权利要求5所述的电平移位器，其特征在于，

所述第七晶体管至所述第十晶体管为PMOS晶体管，

所述第十一晶体管和所述第十二晶体管为NMOS晶体管。

7.根据权利要求5所述的电平移位器，其特征在于，

所述第三电压电平为8V，

所述第四电压电平为3V，

所述第二钳位电压为4V。

8.根据权利要求1所述的电平移位器，其特征在于，

还包括第三电平移位器部，该第三电平移位器部利用多个晶体管，将所述第二电平移位器部的输出电压变换为预先设定的第三电压范围并予以输出，

所述第三电压范围的上位阈值电压高于所述第二电压范围的上位阈值电压、所述第三电压范围的下位阈值电压高于所述第二电压范围的下位阈值电压，

所述第三电平移位器部的多个晶体管中的每一个晶体管的栅极和源极之间的电压差在6V以下。