[发明专利]自对准GaAs FinFET结构及其制造方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种自对准GaAs FinFET结构及其制造方法。

背景技术

MOSFET（金属氧化半导体场效应晶体管）是大部分半导体器件的主要构件，当沟道长度小于100nm时，传统的MOSFET中，由于围绕有源区的半导体衬底的半导体材料使源极和漏极区间互动，漏极与源极的距离也随之缩短，产生短沟道效应，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，如此便使亚阀值漏电（Subthrehhold leakage）现象更容易发生。

鳍式场效晶体管（Fin Field effect transistor，FinFET）是一种新的金属氧化半导体场效应晶体管，其结构通常在绝缘体上硅（SOI）基片上形成，包括狭窄而孤立的硅条（即垂直型的沟道结构，也称鳍片），鳍片两侧带有栅极结构。FinFET结构使得器件更小，性能更高。

如图1所示，现有技术中一种FinFET器件的结构，包括：衬底10、源极11、漏极12、鳍形沟道区13、以及围绕在鳍形沟道区13两侧及上方的导电栅极结构14。其中，所述衬底10为绝缘体上硅（SOI）衬底、绝缘体上硅锗衬底或体硅衬底，源极11、漏极12与鳍形沟道区13是通过图案化覆盖于衬底上的应变硅层以及离子注入工艺获得，所述鳍形沟道区13通常呈长方体状，即其与源极11区和漏极12区呈“H”字形。所述鳍形沟道区13的厚度极薄，且其与栅极接触的三个面均为受控面，受到栅极的控制，可以构造出全耗尽结构，彻底切断沟道的导电通路。

随着半导体业界向22nm技术节点挺进，要求制造的FinFET器件具有更小尺寸和更高驱动电流，但是现有技术中这种使用绝缘体上硅衬底、绝缘体上硅锗衬底或体硅衬底形成具有硅或锗硅源/漏区以及鳍形沟道区的FinFET器件结构限制了FinFET器件性能的提高，已经不能满足制造更小尺寸和更高驱动电流的FinFET器件的要求。

发明内容

本发明的目的在于提供一种自对准GaAs FinFET结构及其制造方法，增大电子迁移率，提高FinFET器件的驱动电流。

为解决上述问题，本发明提出一种自对准GaAs FinFET结构的制造方法，包括以下步骤：

提供衬底；

刻蚀所述衬底形成源区、漏区以及位于源区和漏区之间的鳍形沟道区；

形成围绕在所述鳍形沟道区两侧和上方的虚拟栅极结构；

在所述虚拟栅极结构以及所述衬底表面沉积掩膜层；

平坦化所述掩膜层，以暴露出所述虚拟栅极顶部；

以所述掩膜层为掩膜，去除所述虚拟栅极结构，形成暴露出所述鳍形沟道区的开口；

以所述掩膜层为掩膜，向所述开口底部的鳍形沟道区中进行Ga、As离子注入，形成鳍形GaAs沟道区；

以所述掩膜层为掩膜，形成围绕在所述鳍形GaAs沟道区两侧和上方的栅极堆叠结构。

进一步的，所述衬底为绝缘体上硅衬底、绝缘体上硅锗衬底或体硅衬底。

进一步的，进行Ga、As离子注入之后进行快速退火或者激光退火。

进一步的，所述Ga、As离子注入的次数为多次，每次的注入剂量和能量不同。

进一步的，所述Ga、As离子注入的次数为两次；第一次Ga、As离子注入的能量为100KeV~200KeV，剂量为1.0E13/cm²~1.0E15/cm²；第二次Ga、As离子注入的能量为10KeV~100KeV，剂量为1.0E12/cm²~1.0E13/cm²。

进一步的，在形成鳍形GaAs沟道区之后，形成所述栅极堆叠结构之前，对所述鳍形GaAs沟道区进行沟道离子注入并退火。

进一步的，所述鳍形沟道区和鳍形GaAs沟道区呈长条状或沙漏状。

进一步的，在形成栅极堆叠结构之后，还包括：

移除所述掩膜层；

以所述栅极堆叠结构为掩膜，对所述源区和漏区进行轻掺杂离子注入；

在所述栅极堆叠结构的侧壁形成侧墙；

以所述栅极堆叠结构和侧墙为掩膜，对所述源区和漏区进行重掺杂离子注入；

在所述源区、漏区、鳍形GaAs沟道区、侧墙以及硅衬底表面沉积应力层。

进一步的，所述栅极堆叠结构包括依次形成的栅介质层和栅极层。

本发明还提供一种自对准GaAs FinFET结构，包括：