[发明专利]状态保留电路中状态完整性的检验

说明书

技术领域

本发明涉及数据处理系统领域。更具体地，本发明涉及具有多个状态保留电路的数据处理系统，状态保留电路被配置来在数据处理系统进入低功率模式时保持各自状态值，并且其中扫描路径将状态保留电路连接起来以使得这些状态值可被扫描进和扫描出。

背景技术

提供包含如下这样的多个状态保留电路的数据处理系统是已知的，上述多个状态保留电路被配置为当数据处理系统进入低功率模式时保持数据处理系统的各节点处的各状态值。这使得数据处理系统能够在稍后退出低功率模式并从其进入低功率模式时的配置继续其数据处理操作。例如，这些状态保留电路可通过所谓的“气球锁存器”来提供，“气球锁存器”可被提供有它们自己的电源电压并被配置为具有在低功率模式期间降低数据处理系统的能耗(例如，低电流泄漏)所希望的特性。

还已知了这样的状态保留电路可被串联连接起来以使得扫描路径被形成。这样的扫描路径(或“扫描链”)使能移位寄存器操作，在其中，测试图案状态可被载入状态保留电路并从其被卸载出，以允许自动测试图案生成(ATPG)产生测试向量被用来测试连接到状态保留电路的数据处理装置的逻辑电路。

随着用于形成集成电路的工艺几何结构变得越来越小，这些电路(并且在本上下文中具体是状态保留电路)变得越来越易受软错误的侵害，软错误可能具有多种原因，例如电离辐射、热变化、设备老化等。当然，这些错误发生在状态保留电路中，则由这些状态保留电路所保持的各状态值是不可信赖的，意味着不能保证数据处理电路在退出低功率模式时如所期望的那样继续其数据处理操作。提供针对这样的软错误的抵抗力的一种方法是确保在供应给状态保留电路的电压中提供超过它们的最小操作电压的安全裕量，以便提高它们对这样的软错误的抵抗力。然而，倘若希望将数据处理系统的能耗推动地愈发低，在该安全裕量中消耗的额外电力是不希望的。支持状态保留电路的集成的另一方法曾是设置与每个状态保留电路相关联地提供的电压敏感“金丝雀电路”(canary circuit)，在其中，有意偏斜的影子状态保留结构被配置为在实际状态保留电路之前失效。然而，这样的金丝雀电路所占用的额外电路面积以及电力是不希望的。

因此，希望提供用于支持这样的状态保留电路的状态集成的改进技术。

作为背景信息，下面的文档讨论现有技术的相关方面：

1)“Designing for State Retention”，D.Flynn and A.Gibbons，December12，2008，可从http://www.soccentral.com/results.asp？EntryID＝27642获得；

2)“Dynamic State-Retention Flip-Flop for Fine-Grained Power Gating With Small Design and Power Overhead”，Stephan Henzler et al.，IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.41，NO.7，JULY 2006；

3)“Shaken or Stirred by Low Power Design Challenges？”，presented at ARM DevCon 2007，可从http://www.synopsys.com/Solutions/EndSolutions/EclypseSolutions/CapsuleMo dule/arm-snps_devcon_panel07.pdf获得；

4)“Case Study of a Low Power MTCMOS based ARM926SoC”，Sachin Idgunji，Design，Analysis and Test Challenges，Lecture 2.3，International Test Conference 2007；

5)“Low Power Design”，Richard Goering，SCD source，September 2008，Issue 1，可从http://www.leepr.com/PDF/SCDsource_STR_LowPower.pdf获得；