[发明专利]一种绝缘体上半导体及其制备方法

说明书

技术领域

本发明属于半导体领域，特别是涉及一种绝缘体上半导体及其制备方法。

背景技术

SOI（Silicon-On-Insulator，绝缘衬底上的硅）技术是在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。

但是，根据国际半导体产业发展蓝图（ITRS2009）的规划，集成电路已经逐步从微电子时代发展到了微纳米电子时代，32纳米技术节点已经非常接近栅的物理尺寸，传统的体硅材料和工艺正接近其物理极限。32纳米技术节点以下尤其是22纳米以下，晶体管的结构和材料将面临更多挑战。必须采取新的技术来提高性能(新材料、新结构、新工艺)。其中，引入新的沟道材料是主要革新途径。研究表明Ge具有较高的空穴迁移率、Ⅲ-V族半导体材料具有较高的电子迁移率，因此，在15纳米的节点后，新型硅基高迁移率材料将逐步由应变硅材料过渡到新型高迁移率Ge/III-V/石墨烯等半导体材料。XOI(GOI、III-VOI)材料是重要的解决途径之一，然而与现有半导体工艺的兼容技术是一技术难题。

现有技术中制备绝缘体上半导体的方法要么工艺复杂，制作成本高，要么晶体内存在较多的缺陷而影响性能。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种绝缘体上半导体及其制备方法，以实现与现有半导体工艺兼容、工艺简单且性能良好的绝缘体上半导体的制备。

为实现上述目的及其他相关目的，本发明提供一种绝缘体上半导体的制备方法，所述制备方法至少包括以下步骤：1）提供一具有第一SiO₂层的第一Si衬底，刻蚀所述第一SiO₂层至所述第一Si衬底，在所述第一SiO₂层上形成多个间隔排列的孔道；2）采用选择性外延技术从各该孔道内开始生长半导体材料，形成由填充至各该孔道内的半导体柱以及覆盖于该些半导体柱及所述第一SiO₂层的上表面的半导体层组成的半导体结构；3）对所述半导体层进行抛光处理；4）提供具有第二SiO₂层的第二Si衬底，键合所述第二SiO₂层及所述半导体层；5）去除所述第一Si衬底以露出所述第一SiO₂层，而后采用选择性腐蚀技术去除所述第一SiO₂层，保留各该半导体柱及与各该半导体柱顶面一体成型的半导体层，然后于该些半导体柱之间填充聚甲基丙烯酸甲酯；6）提供具有第三SiO₂层的第三Si衬底，键合所述第三SiO₂层及该些半导体柱的底面；7）高温退火以使所述半导体结构从该些半导体柱剥离，然后将剥离后的半导体结构抛光至所述半导体层，以完成所述绝缘体上半导体的制备。

在本发明的绝缘体上半导体的制备方法中，所述第一SiO₂层的厚度为20~10000nm。

作为本发明的绝缘体上半导体的制备方法的一个优选方案，所述第一SiO₂层的厚度为50~3000nm。

更优地，所述第一SiO₂层的厚度为100~700nm。

在本发明的绝缘体上半导体的制备方法所述步骤2）中，采用选择性外延技术从各该孔道内开始生长半导体材料，直至将各该孔道填满形成半导体柱后，各该半导体柱继续延纵向生长并同时向所述第一SiO₂层的上表面横向生长，直至覆盖所述第一SiO₂层的上表面。

在本发明的绝缘体上半导体的制备方法中，所述半导体结构的材料为Ge、Si_xGe_yC_zSn_1-x-y-z、III-V族半导体材料、B或P掺杂的Ge、B或P掺杂的Si_xGe_yC_zSn_1-x-y-z以及B或P掺杂的III-V族半导体材料。

在本发明的绝缘体上半导体的制备方法所述步骤7）中，高温退火使所述聚甲基丙烯酸甲酯发生热反应并产生膨胀，以使各该半导体柱最终断裂，达到剥离的效果。