[发明专利]一种PUF电路单元

说明书

技术领域

本发明涉及芯片PUF防伪技术领域，尤其是涉及一种PUF电路单元。

背景技术

2001年3月Pappu在《Physical One-Way Functions》中提出的物理不可克隆函数（Physical Unclonable Functions，简称PUF）具有唯一性和不可克隆性，可以被广泛用来作为身份认证和防伪手段。集成芯片上采用PUF技术最早由麻省理工大学的Gassend等研究人员提出。PUF技术是一种芯片领域的“生物特征”识别技术，也可以称之为“芯片DNA”技术，其通过PUF电路提取芯片制造过程中不可避免产生的工艺偏差（包括氧化层厚度，W/L和随机离子参杂等因素），生成无限多个、特有的密钥，这些密钥不可预测和安排，永久存在，即使是芯片的制造商也无法仿制。PUF电路从芯片上动态提取这个芯片所特有的无限多的密钥，这些密钥可以广泛的应用于芯片的安全和防伪。PUF技术可以提高芯片和芯片系统的安全和可靠等级，在芯片安全防伪领域取得了广泛的应用。

目前，芯片的PUF防伪技术中主要采用传统的单端口PUF电路。传统的单端口PUF电路中的PUF电路单元主要采用Holcomb等提出的利用SRAM上电初始值实现PUF的电路结构。如图1所示，该PUF电路单元由交叉耦合反相器V1、第一NMOS传输管T1和第二NMOS传输管T2构成。交叉耦合反相器由两个NMOS管和两个PMOS管组成，第一NMOS传输管T1和第二NMOS传输管T2与交叉耦合反相器的连接点Q和                                                为两个状态节点。当PUF电路单元没有接电源的时候，两个状态节点都为00；当PUF电路单元接通电源后，由于交叉耦合反相器存在不同的驱动能力，00不稳定的状态将过渡到稳定的状态10或01，11状态为不稳定状态且不可到达。交叉耦合反相器的状态由组成其的晶体管阈值电压匹配情况决定，PUF电路单元产生的逻辑电平输出对应交叉耦合反相器随机阈值Vt的工艺偏差。该PUF电路单元主要利用指纹识别的方法来提取SRAM上电产生的物理指纹，从而有效地提取制造时的物理器件随机的阈值电压失配，并消除随机噪声的干扰，但是在第一NMOS传输管T1和第二NMOS传输管T2都打开的情况下，Q和两个状态节点直接与外部电路导通，其逻辑状态容易受到外部信号和噪声的干扰，以致PUF电路单元噪声容限较小，稳定性较差。由于单端口PUF电路只具有一个端口，每次访问只能输出一个密钥，当需要输出多个密钥时，需要对其进行频繁访问，不但耗时而且会导致功耗增加。为此，多端口PUF电路的研究具有现实意义。但是当将上述PUF电路单元应用于多端口PUF电路时，随着端口数的增加，该PUF电路单元的噪声容限会越来越小，以致多端口PUF电路的输出结果很容易受到噪声的干扰，可靠性和准确性很低，芯片安全性能差。

发明内容

本发明所要解决的技术问题是提供一种静态噪声容限高，稳定性强的PUF电路单元。

本发明解决上述技术问题所采用的技术方案为：一种PUF电路单元，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第一交叉耦合反相器、第二交叉耦合反相器、第一隔离反相器和第二隔离反相器，所述的第一NMOS管的栅极和所述的第二NMOS管的栅极连接，所述的第三NMOS管的栅极和所述的第四NMOS管的栅极连接，所述的第五NMOS管的栅极和所述的第六NMOS管的栅极连接，所述的第七NMOS管的栅极和所述的第八NMOS管的栅极连接，所述的第九NMOS管的栅极和所述的第十NMOS管的栅极连接，所述的第十一NMOS管的栅极和所述的第十二NMOS管的栅极连接，所述的第一NMOS管的源极、所述的第三NMOS管的源极、所述的第一交叉耦合反相器的输入端、所述的第二交叉耦合反相器的输出端和所述的第一隔离反相器的输入端并接，所述的第二NMOS管的源极、所述的第四NMOS管的源极、所述的第一交叉耦合反相器的输出端、所述的第二交叉耦合反相器的输入端和所述的第二隔离反相器的输入端并接，所述的第五NMOS管的源极、所述的第七NMOS管的源极、所述的第九NMOS管的源极、所述的第十一NMOS管的源极和所述的第一隔离反相器的输出端并接，所述的第六NMOS管的源极、所述的第八NMOS管的源极、所述的第十NMOS管的源极、所述的第十二NMOS管的源极和所述的第二隔离反相器的输出端并接。