[发明专利]存储器装置及其操作方法

说明书

技术领域

本发明是有关于一种存储器装置及其操作方法，且特别是有关于一可动态调整阵列存取时间(array accessing time，tAA)的存储器装置及其操作方法。

背景技术

随着半导体制程技术的演进，动态存储器的存储容量也对应的增大，并在一定的电路尺寸中，动态存储器也可以提供更大的储存空间，以提供需要储存大量数据的电子装置来使用。

在现有的动态存储器的技术中，为了提升动态存储器的生产良率，在动态存储器中除了配置规格所设定的数量的正常模式的存储单元外，还配置了一定比例的冗余的存储单元。并且，在进行动态存储器的测试时，当发现正常模式的存储单元发生损毁的现象时，可以利用所设置的冗余的存储单元来取代损毁的正常模式的存储单元，以维持动态存储器的有效储存容量。

由于上述的损毁的正常模式的存储单元的取代操作中，需要通过冗余元件比较器来完成。而当需要针对冗余的存储单元进行读取时，其所需的地址存取时间由于冗余元件比较器所造成的时间延迟无法正确的估测，因此，仅能在设计阶段依据模拟来获得。如此一来，当地址存取时间设定的过长，动态存储器的数据的读写效率将会受影响，而若当地址存取时间设定的过短，则可能发生存储器装置的存取错误的误操作现象。

发明内容

本发明提供多种存储器装置及其操作方法，可动态调整地址存取时间。

本发明提供一种存储器装置，包括模拟冗余元件比较器、参考延迟信号产生器以及信号比较控制器。模拟冗余元件比较器接收输入信号，并依据模拟延迟针对输入信号进行延迟，藉以产生比较信号。参考延迟信号产生器接收输入信号，依据多个参考延迟以针对输入信号进行延迟，并藉以产生多个参考延迟信号。信号比较控制器耦接模拟冗余元件比较器以及参考延迟信号产生器。信号比较控制器接收参考延迟信号以及比较信号。信号比较控制器并依据参考延迟信号与比较信号的时间差来产生选中信号，并依据选中信号产生延迟控制信号。

在一实施例中，上述的参考延迟信号产生器包括多个参考延迟单元。参考延迟单元串连耦接在参考延迟信号产生器接收输入信号的输入端以及参考延迟信号产生器间。并且，参考延迟单元分别产生参考延迟信号。

在一实施例中，上述的参考延迟单元所提供的延迟时间是相同的。

在一实施例中，上述的各参考延迟单元为缓冲存储器。

在本发明的一实施例中，上述的各参考延迟单元为D型触发器。D型触发器依据所接受的时脉信号来提供延迟时间，其中，延迟时间等于时脉信号的周期。

在一实施例中，上述的信号比较控制器依据针对比较信号的转态缘的时间点与各参考延迟信号的转态缘的时间点间的时间差进行比对，并藉以产生选中信号。

在一实施例中，上述的信号比较控制器针对参考延迟信号分别设定多个识别信息。

在一实施例中，上述的信号比较控制器依据选中信号对应的识别信息来产生延迟控制信号。

在一实施例中，上述的输入信号为该存储器装置的列地址信号或行地址信号。

在一实施例中，存储器装置还包括冗余元件比较延迟设定器。冗余元件比较延迟设定器耦接信号比较控制器，以接收延迟控制信号，并用以依据延迟控制信号以设定存取存储器装置的冗余元件时的存取时间的延迟。

本发明提供一种存储器装置的操作方法，包括：接收输入信号，依据模拟延迟针对输入信号进行延迟，并产生比较信号；接收输入信号，依据多个参考延迟以针对输入信号进行延迟，并产生多个参考延迟信号；以及接收参考延迟信号以及比较信号，信号比较控制器依据参考延迟信号与比较信号间的时间差来产生选中信号，并依据选中信号产生延迟控制信号。

本发明提供另一种存储器装置，包括冗余元件比较器、模拟冗余元件比较器、参考延迟信号产生器、信号源以及信号比较控制器。冗余元件比较器产生用以存取多个冗余存储单元的时间延迟。模拟冗余元件比较器接收输入信号，且依据模拟冗余元件比较器所产生的时间延迟以动态延迟输入信号来产生比较信号。参考延迟信号产生器依据参考延迟来延迟输入信号以产生多个参考延迟信号。信号源耦接模拟冗余元件比较器以及参考延迟信号产生器以提供输入信号。信号比较控制器的输入端耦接模拟冗余元件比较器产生比较信号的输出端以及参考延迟信号产生器产生参考延迟信号的输出端，信号比较控制器从参考延迟信号中选出选中信号，且信号比较控制器的选择操作是依据各参考延迟信号间的时间差以及比较信号来进行。