[发明专利]半导体封装及形成半导体封装的方法

说明书

技术领域

本发明涉及半导体封装，特别涉及具有低电源电感的半导体封装结构。

背景技术

在现代化的计算机与电子产品中，内存（memory）的使用相当普遍，例如动态随机存取存储器（Dynamic Random Access Memory，DRAM）及逻辑元件（Logic device），而这些内存元件通常被封装（packaged）为一个半导体芯片（chip）。举例来说，动态随机存取存储器的一个封装范例为将半导体动态随机存取存储器的裸芯（die）置于单层衬底（single layer substrate）下方所构成，而此种方式常被称为芯片上板（Board-on-Chip，BOC）的设计。裸芯的一侧包含多个焊垫（bond pad），并可将其视为一电路侧（circuit side），而衬底也具有一电路侧，其包含电源焊球（power supply soldering ball）型式的多条内部导电走线（conductive trace）及多条外部接触点（contact）。动态随机存取存储器存的封装是由将裸芯的电路侧接合（bond）至衬底的背侧（即，非电路侧）来完成，然后再利用多条焊线（wire bond）来将多条走线耦接到多个焊垫。此外，还有板上芯片（Chip-on-Borad，COB）设计以及细间距球栅阵列（Fine Ball Grid Array，FBGA）设计的封装架构，而上述两者封装架构都具有将电源球（power supply ball）耦接到焊垫的相同概念。因此，为求简洁，将以芯片上板的设计做为后续说明的参考范例。

请参阅图1A、图1B及图1C，其中图1A、图1B及图1C分别代表了传统芯片上板的动态随机存取存储器封装10的上视图、第一侧视图以及第二侧视图。如图1A所示，封装衬底15包含多个电源球22、24及26以及动态随机存取存储器裸芯30（以虚线轮廓表示）。衬底15是具有中空区（hollow middle section）的矩形，其中中空区的下方可接触到裸芯30。如图1A与图1C所示，裸芯30具有多个焊垫32、34及36，其中多个焊垫位于裸芯30的中央区（centresection），并经由封装衬底15的中空区而显露于外。从一侧边的角度来看，图1B所示的第一侧视图显示出接合到裸芯30的封装衬底15，也显示出封装衬底15的电路侧上包含电源球26的多个电源球。图1C显示了封装衬底15与裸芯30上的焊垫32之间的焊线连接，其中焊线42将焊垫32耦接到封装衬底15中的多条导电走线（并未显示于图中），而封装衬底15接着被耦接到电源球22。此外，焊线连接仅止于由封装衬底15的电路侧连接到裸芯30的电路侧。

请参阅图2，图2是多个焊垫与多个电源球之间的电路连接示意图。在图2中，为简化说明，仅显示单一输出电路。所述输出电路包含一输出驱动器（output driver），其中所述输出驱动器耦接于两个电源球24、26以及耦接于电源轨VSSQ与电源轨VDDQ的输出电压端DQ_Out之间，此外，输出电压端DQ_Out耦接于电源轨VDDQ_EXT与电源轨VSSQ_EXT（接地端）之间，并经由另一电源球22来做为电路输出。电源球24及26分别耦接到焊垫34及36，以及电源球22耦接到焊垫32。电流则是在电源轨VSSQ与电源轨VDDQ之间升降，而此电路切换（switching）会导致在电源轨（power supply rail）上产生大量的电感式同步开关输出噪声（Simultaneous Switching Output Noise，SSO Noise）。

降低上述电感的方法之一是增加焊线的厚度，但是因为可使用的焊线数量会被封装中的可用空间所限制，所以所述方法并不是非常有效的。现今的封装设计多半具有拥挤的路由环境（routing environment），此外，使用较厚的焊线将会涉及增加衬底的尺寸，也就是说，无法提供一个有效解决降低高速同步开关输出噪声的方案。因此，现代化高速输入/输出（Input/output，I/O）封装设计便需要具备电源电感最小化以及小尺寸衬底的条件。

发明内容

有鉴于此，本发明的目的之一在于提供一种动态随机存取存储器封装，其可降低电感量并可提供较大的表面区域以供接合。