[发明专利]一种在处理器中挂起和释放执行过程中计算线程的整体机制

说明书

本申请是申请号为200480024800.1，申请日为2004年8月26日，发明名称为“一种在处理器中挂起和释放执行过程中计算线程的整体机制”的中国发明专利申请的分案申请。

与本发明互相参照的相关申请

本发明要求以下申请的优先权:

（1）美国暂时申请案No.60/499,180，申请日2003年8月28日，其标题为“多线程应用的特别扩充（Multithreading Application SpecificExtension）”（代理人标号P3865，发明人凯文基赛尔（Kevin D.Kissell），快邮编号EV 315085819US），

（2）美国暂时申请案No.60/502,358，申请日2003年9月12日，其标题为“在一处理器架构上多线程应用的特别扩充（Multithreading Application Specific Extension to a Processor Architecture）”（代理人标号0188.02US，发明人凯文基赛尔（Kevin D.Kissell），快邮编号ER 456368993US），和

（3）美国暂时申请案No.60/502,359，申请日2003年9月12日，其标题为“在一处理器架构上多线程应用的特别扩充（Multithreading Application Specific Extension to a Processor Architecture）”（代理人标号0188.03US，发明人凯文基赛尔（Kevin D.Kissell），快邮编号ER 456369013US），其中提到的各申请案的全部内容皆为本发明所参照的参考资料。

本发明也与申请中的美国非暂时申请案No.（尚未收到）相关，申请日2003年10月10日，其标题为“确定多线程处理器上执行的程序的服务质量的机制（Mechanisms for Assuring Quality of Service for Programs Executing on a Multithreaded Processor）”（代理人标号3865.01，发明人凯文基赛尔（Kevin D.Kissell），快邮编号EL 988990749US），这里提到的申请案的全部内容皆为本发明所参照的参考资料。

技术领域

本发明属于数字处理器的领域（例如，微处理器、数字信号处理器、微控制器等等），特别是有关于，涉及在单个处理器中管理多个线程的执行的装置与方法。

背景技术

在数字计算的领域，计算能力的发展历史显示了在各方面都有持续的进步。持续的进步一直在发生，例如处理器的装置密度与线路互连的技术，可用于改善运算速度、容错能力、使用更高速的时脉信号或者更多其它改进。另一个可改善整体计算能力的研究领域为并行处理，其不仅包括使用多个分开的处理器执行并行操作。

并行处理的概念包括将任务分散至多个分开的处理器，但是也包括多个程序同时在一个处理器上执行的方案。此方案一般被称为多线程。

接下来将介绍多线程的概念：随着处理器操作频率逐渐加快，要隐藏在计算机系统的操作中固有的延迟（latency）也变的越来越困难。一个高级处理器在一个特定应用中其高速数据缓存中丢失了百分之一的指令，如果它对于片外RAM有50个周期的延迟的话，则可能导致大概百分之五十的时间停顿。如果当该处理器因为丢失的高速缓存指令而停顿时，属于另一个不同应用程序的指令可以被执行的话，该处理器的性能可以因此而改善，并且一部份或者全部的跟内存有关的延迟也可有效的被消除。举例来说，图1A显示了因为高速缓存丢失而停顿的单个指令流101。支持该指令运作的机器仅可在一个时间内执行单个线程或任务。相反的，图1B显示了在指令流101停顿时指令流102可被执行。在这种情况当中，该支持机器可以同时支持两个线程，也因此更有效的使用该机器所拥有的资源。

更一般的说，各个单独的计算机指令都具有特定的语法，使得不同种类的指令需要不同的资源去执行期望的运算。整数负载没有充分使用到整个浮点运算单元的逻辑或寄存器，任何除了寄存器移位之外的运算皆需要使用加载/储存单元的资源。没有一个单一指令使用到全部处理器的资源，而且当为了追求更高性能的设计而因此加入了更多的管线级与并行功能单元后，会进而降低平均被所有指令使用而全部消耗的处理器资源的比例。