[发明专利]寄存器电路模块

说明书

技术领域

本发明涉及集成电路领域，特别是涉及一种寄存器电路模块。

背景技术

出于对系统稳定性和成本的考虑，市场对芯片的功能和性能提出越来越高的要求。系统级用户希望尽可能地降低系统电路的设计复杂程度，同时要求尽可能简单的芯片外围电路。这使得越来越多的功能被集成到芯片里，导致现代集成电路的规模的日益增大。为了避免错误设置寄存器，提高系统的可靠性，目前，有两种方案，一种方案是在系统中增加冗余硬件元器件，对实现某一功能的硬件作备份，当主电路异常时，启动备用电路并接替主电路工作。另一方案是增加软件的可靠性，为控制器等增加看门狗等监控装置。

现代的大规模芯片的功能很复杂，例如，为了扩大应用范围要求包含实现同一功能的几种接口、为了提高灵活性要求大多数模块的功能都可以独立开关、还有总线位宽和运行速度等参数的选择等，这些功能都需要相应的寄存器来配置。一个芯片中含有数以千计的配置寄存器已经很常见。为了保持良好的兼容性，这些寄存器一般通过I²C接口来配置。为了提高配置速度，一般系统主设备会使用快速模式甚至高速模式来访问这些寄存器。为了符合I²C的规范，提供给芯片配置寄存器模块的系统时钟频率应该在百兆赫兹的量级。所以，即使芯片关闭所有功能处于待机节电模式，配置寄存器模块本身的功耗也是很可观的，尤其是对于功耗要求很高的手持移动设备。在持续正常工作情况下，当寄存器配置完毕后，此模块处于一种相对静态的状态，如果在此期间也能设法降低此模块的功耗，对于提高设备的续航时间是很有意义的。功耗降低的同时也会降低芯片的发热量，可以提高系统的可靠性和使用寿命。

发明内容

本发明主要解决的技术问题是提供一种寄存器电路模块，能够减少电路的功耗，稳定性强，可用性高。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种寄存器电路模块，包括：通信电路、寄存器单元、调试电路、快速复位电路和输出电路，所述通信电路、调试电路、寄存器单元和输出电路依次相连接，所述快速复位电路并联在寄存器单元上，所述快速复位电路包括重置电路和信号复位电路，所述输出电路上连接有降噪电路。

在本发明一个较佳实施例中，所述通信电路包括传输单元、时钟控制单元和数字时钟发生单元。

在本发明一个较佳实施例中，所述调试电路包括信号差分单元、主控单元和保护单元。

在本发明一个较佳实施例中，所述寄存器单元包括滤波器、I²C SLAVE和多个寄存器。

本发明的有益效果是：本发明寄存器电路模块能够减少电路的功耗，稳定性强，可用性高。

附图说明

图1是本发明寄存器电路模块一较佳实施例的结构示意图；

附图中各部件的标记如下：1、通信电路，2、寄存器电路，3、调试电路，4、快速复位电路，5、输出电路，6、降噪电路，7、重置电路，8、信号复位电路。

具体实施方式

下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。

请参阅图1，一种寄存器电路模块，包括：通信电路1、寄存器单元2、调试电路3、快速复位电路4和输出电路5，所述通信电路1、调试电路3、寄存器单元2和输出电路5依次相连接，所述快速复位电路4并联在寄存器单元3上，所述快速复位电路4包括重置电路7和信号复位电路8，所述输出电路上5连接有降噪电路6。

另外，所述通信电路1包括传输单元、时钟控制单元和数字时钟发生单元。

另外，所述调试电路3包括信号差分单元、主控单元和保护单元。

另外，所述寄存器单元2包括滤波器、I²C SLAVE和多个寄存器。

区别于现有技术，本发明寄存器电路模块，能够减少电路的功耗，稳定性强，可用性高。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。