[发明专利]一种半导体结构及其形成方法

说明书

技术领域

本发明涉及半导体设计及制造技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

在半导体器件中，根据器件类型不同对器件的特定区域引入相应的应力，可以提高器件的载流子迁移率，进而提升器件性能。在深亚微米和纳米级器件中，合适的应力对器件性能的提升是至关重要的。传统的应力引入方式包括：在源漏区掺入替位式杂质改变晶格常数，或者在形成器件结构之后另外生长帽层等。这些传统的应力引入方式最主要的缺陷之一在于应力类型难以调节，工艺复杂。

沟槽隔离（或凹槽隔离）是半导体器件制作中常见的结构和工艺步骤，是指在有源区之间使用绝缘物将不同的有源区进行隔离。传统的用于隔离沟槽的材料一般为半导体衬底材料的氧化物或氮化物，如二氧化硅、氮化硅等。形成如上材料的隔离的工艺多为通过物理方法在沟槽中填充绝缘物，其工艺较为复杂，并且填充的稳定性和均匀性难以保证。利用传统的沟槽填充物和半导体衬底材料的热膨胀系数差可以对沟道区域引入应力，这是现有技术中的又一种应力引入方式。但是通过该方式引入的应力往往较小，难以对沟道形成有效的拉伸或挤压，从而难以达到显著提高半导体器件性能的效果。

发明内容

本发明的目的旨在至少解决上述技术缺陷之一，特别是解决现有技术中沟槽应力引入困难、工艺复杂以及应力效果不理想的缺陷。

为达到上述目的，本发明一方面提供一种半导体结构，包括：半导体衬底；形成在所述半导体衬底中的有源区，所述有源区包括形成在所述半导体衬底中的沟道区，以及形成在所述沟道区两侧的源区和漏区；和形成在所述半导体衬底中、所述有源区两侧的第一隔离沟槽，所述第一隔离沟槽中形成有第一稀土氧化物层，所述第一稀土氧化物层对所述沟道区引入沿所述沟道区长度方向的应力。

在本发明实施例中，所述半导体衬底的材料包括单晶Si、单晶Ge、低Ge组分的SiGe或III-V族化合物半导体。

在本发明施例中，所述第一稀土氧化物层的厚度为10-500nm。在半导体器件的沟槽隔离工艺中，隔离沟槽的厚度可以根据器件的特征尺寸选取合适的数值，厚度太小可能导致有源区之间隔离不够充分，而导致器件失效；厚度过大可能导致有源区内位错过度，从而使隔离层对沟道区引入的应力被释放，同时也将增加工艺上的难度，导致隔离区域挖槽、填充的困难，且对晶片面积造成浪费，增加成本。

在本发明施例中，所述有源区在沿所述沟道区宽度方向的两侧包括第二隔离沟槽。所述第二隔离沟槽内可以填充普通隔离材料，如氧化硅、氮化硅等隔离介质，优选地，所述第二隔离沟槽内形成有第二稀土氧化物层，以对所述沟道区引入沿所述沟道区宽度方向的应力，且所述第二稀土氧化物层对所述沟道区引入的应力与所述第一稀土氧化物层对所述沟道区引入的应力类型相反，从而增强对沟道区的应力引入效果。

在本发明施例中，所述第一稀土氧化物层和第二稀土氧化物层的材料包括(Gd_1-xEr_x)₂O₃、(Gd_1-xNd_x)₂O₃、(Er_1-xNd_x)₂O₃、(Er_1-xLa_x)₂O₃中的一种或多种的组合，其中x的取值范围为0-1。

在本发明施例中，所述第一稀土氧化物层和第二稀土氧化物层通过外延生长形成。

本发明另一方面还提供一种半导体结构的形成方法，包括以下步骤：提供半导体衬底；在所述半导体衬底中形成有源区，所述有源区包括形成在所述半导体衬底中的沟道区，以及形成在所述沟道区两侧的源区和漏区；和在形成所述有源区之前或之后，在所述有源区两侧形成第一凹槽，在所述第一凹槽中形成第一稀土氧化物层，所述第一稀土氧化物层对所述沟道区引入沿所述沟道区长度方向的应力。

在本发明实施例中，所述半导体衬底的材料包括单晶Si、单晶Ge、低Ge组分SiGe或III-V族化合物半导体。

在本发明实施例中，所述第一稀土氧化物层的厚度为10–500nm。在半导体器件的沟槽隔离工艺中，隔离沟槽的厚度可以根据器件的特征尺寸选取合适的数值，厚度太小可能导致有源区之间隔离不够充分，而导致器件失效；厚度过大可能导致有源区内位错过度，从而使隔离层对沟道区引入的应力被释放，同时也将增加工艺上的难度，导致隔离区域挖槽、填充的困难，且对晶片面积造成浪费，增加成本。