[发明专利]一种动态随机存储器单元及其制备方法

说明书

技术领域

本发明属于基本电气元件领域，涉及半导体器件的制备，特别涉及一种动态随机存储器单元及其制备方法。

背景技术

随着动态随机存储器(DRAM)单元的尺寸不断减小，集成度越来越高。一方面，将一个晶体管(transistor)和一个电容器(capacitor)集成在一起的难度越来越高。另一方面，其对存储信息具有破坏性的读写方式以及其短的数据保持时间，使得由刷新带来的功耗不断增加。因此，近年来，不包含电容器的一个晶体管(1T)DRAM单元引起了人们的广泛关注，其原因可以归结为该结构与传统的具有一个晶体管一个电容器(1T1C)DRAM单元结构相比，工艺更加简单并且与CMOS工艺兼容，同时，读写时不破坏存储的数据，能够获得较高的数据保持时间。

这种1T DRAM单元的结构示意图如图1所示，在绝缘体上硅(SOI)晶圆衬底上形成晶体管结构，以体区015为P型掺杂，源区013和漏区014为N型掺杂为例，当该1T DRAM单元工作时，其产生的空穴贮藏在SOI层和埋层012之间形成的积累层中，也就是意味着空穴保存在靠近N+源区013和漏区014的地方。这种方式存储的空穴很容易被源区013和漏区014的关态泄漏电流收集，同时由于载流子复合效应的作用，使得存储的空穴消失很快，限制了数据保持时间，使得其应用领域变窄。

发明内容

本发明旨在至少解决现有技术中存在的技术问题，特别创新地提出了一种动态随机存储器单元及其制备方法。

为了实现本发明的上述目的，根据本发明的第一个方面，本发明提供了一种动态随机存储器单元，其包括：衬底；形成在所述衬底之上的晶体管操作区和电荷存储区，所述晶体管操作区和电荷存储区在空间上分离，所述晶体管操作区通过电荷通道与所述电荷存储区相连；在所述晶体管操作区内形成有源极、漏极和沟道区；在所述晶体管操作区之上形成有栅介质层、栅极、源极金属层和漏极金属层。

本发明的动态随机存储器单元将产生的载流子存储在晶体管下方的电荷存储区中，晶体管操作区与电荷存储区在空间上分离，使电荷泄漏显著减小，提高了数据的保持时间。

为了实现本发明的上述目的，根据本发明的第二个方面，本发明提供了一种动态随机存储器单元的制备方法，其包括如下步骤：

S1：提供衬底；

S2：在所述衬底上形成电荷存储区和晶体管操作区，所述电荷存储区和晶体管操作区在空间上分离，所述电荷存储区和晶体管操作区通过电荷通道相连；

S3：在所述晶体管操作区内形成源极、漏极和沟道区；

S4：在所述晶体管操作区之上形成有栅介质层、栅极、源极金属层和漏极金属层。

本发明的制备方法工艺简单并且与传统的CMOS工艺兼容，其形成的动态随机存储器单元在读取的过程中，不会破坏存储在电荷存储区内的电荷，提高了最大刷新时间。

在本发明的优选实施例中，电荷存储区内包括用于存储载流子的量子阱。

本发明通过在载流子存储区内引入存储载流子的量子阱，显著地提高了数据的保持时间，提高了最大刷新时间。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1是现有技术中1T DRAM单元的结构示意图；

图2是本发明动态随机存储器单元的第一优选实施方式的结构示意图；

图3是本发明动态随机存储器单元的第二优选实施方式的结构示意图；

图4-图9是图2中所示动态随机存储器单元的工艺步骤示意图。

附图标记：

011衬底；012埋层；013源区；014漏区；015体区；016栅介质层；017栅极；1 SOI衬底；2埋层；3电荷存储区；4隔离区；51外延层；5晶体管操作区；6掩膜层；7隔离槽；8源极；9漏极；10栅介质层；11栅极；12源极金属层；13漏极金属层；141量子阱势垒层；142量子阱势阱层。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。