[发明专利]可以对复合操作数进行压缩操作的微处理器

说明书

本申请是申请日为1995年12月1日、申请号为02126161.X、发明名称为“可以对复合操作数进行压缩操作的微处理器”的专利申请的分案申请。

技术领域

本发明包括使用单个控制信号处理多个数据元素而执行操作的一种装置和方法。本发明允许对压缩数据类型执行移动、压缩和拆开的操作。

背景技术

当今，大多数个人计算机系统的工作机制是使用一个指令产生一个结果。通过增加指令的执行速度和处理器指令的复杂程度以及并行执行多个指令来增加处理器性能，这种计算机称为复杂指令集计算机(CISC)。例如加里福尼亚州Santa Clara的INTEL公司的INTEL 80386^TM微处理器就属于CISC类型的处理器。

先前的计算机系统结构经过优化以利用CISC概念。这样的系统通常具有32位宽的数据总线。然而，针对计算机支持的协作(CSC-电话会议与混合媒体数据操作集成)、2维/3维图像、图像处理、视频压缩/解压、识别算法和音频处理方面的应用增加了对更高性能的需求。但是，执行速度和指令复杂性的增加只是一种解决方案。

这些应用的一个共同的特征是它们常常操作大量的数据，其中只有少数位是重要的。也就是说，是有关位用比数据总线大小少得多的位表示的数据。例如，处理器的许多操作是就8位和16位数据执行的(例如视频图像中的像素彩色分量)，但是具有宽得多的数据总线和寄存器。因此，具有32位数据总线和寄存器并且执行这样一种算法的处理器可能损失多达75％的数据处理、运载和存储能力，因为只有前8位数据是重要的。

因此，希望有一个处理器，它通过更加有效地利用表示被操作数据需要的位数和处理器实际数据运载和存储容量之间的差，从而提高其性能。

发明内容

本文说明一种改进了数据处理操作的处理器。

一种处理器，它包括存储第一压缩数据的第一寄存器，一个解码器和一个功能单元。解码器有一个控制信号输入。控制信号输入用于接收第一控制信号和第二控制信号。第一控制信号用于指示一个压缩操作。第二控制信号用于指示一个拆开操作。功能单元连接到解码器和寄存器。功能单元使用第一压缩数据执行压缩和拆开操作。处理器还支持移动操作。

虽然在说明书和附图中包含了大量的细节，但是，本发明由权利要求的范围限定。只有在这些权利要求中提到的限制适用于本发明。

附图说明

本发明用附图中的、但不限于附图中的实例说明，相同的参考标号表示相似的元件。

图1表示使用本发明的方法和装置的计算机系统的一个实施例；

图2表示本发明的处理器的一个实施例；

图3是说明由本发明的处理器使用的操作寄存器文件中的数据的总步骤的流程图；

图4a说明存储器数据类型；

图4b、图4c和图4d说明整数数据的寄存器内表示；

图5a表示压缩数据类型；

图5b，图5c和图5d说明压缩数据的寄存器内表示；

图6a表示在该计算机系统中使用的指示使用压缩数据的控制信号格式；

图6b表示第二控制信号格式，它可以用于该计算机系统指示使用压缩数据或者整数数据；

图7表示由处理器在对压缩数据执行压缩操作时所遵循的方法的一个实施例；

图8a表示能够对压缩字节数据实现压缩操作的电路；

图8b表示能够对压缩字数据实现压缩操作的电路；

图9表示由处理器在对压缩数据执行拆开操作时所遵循的方法的一个实施例；

图10表示能够对压缩数据实现拆开操作的电路。

具体实施方式

本文叙述了对多个数据元素进行移动、压缩和拆开操作的处理器。在下面的说明中，叙述了大量的诸如电路等这样的细节，以便提供对本发明彻底的了解。在另外的场合，为避免不必要地冲淡对本发明的理解，对熟知的结构和技术未作详细的叙述。

定义

为了对理解本发明的实施例的说明提供基础，提供下面的定义。

位X到位Y：定义二进制数的一个子字段。例如字节00111010₂(以2为基表示)的位6到位0表示子字段111010₂，二进制数后面的2表示以2为基。因此，1000₂等于8₁₀，而F₁₆等于15₁₀。