[发明专利]一种移位寄存器单元、移位寄存器、显示装置和驱动方法

说明书

技术领域

本发明涉及显示驱动技术领域，特别涉及一种移位寄存器单元、移位寄存器、显示装置和驱动方法。

背景技术

非晶硅薄膜晶体管集成栅极驱动（GOA）技术已经逐渐在TFT-LCD制造领域得到应用，但现有的GOA驱动电路连续触发进行工作的过程中，第n+1级的触发信号通常是由第N级的输出信号提供的，这样第n级的Delay（延迟）会累加到第n+1级，导致GOA驱动电路实现输出功能的薄膜晶体管不能正常开启，进而在垂直方向上分辨率较高的TFT-LCD面板中和Dual Gate的产品中会发生靠下的显示行无法正常工作的现象。另外，实现主要输出功能的薄膜晶体管M3由于尺寸较大，经常开启会造成薄膜晶体管M3的阈值电压漂移，进而影响其使用寿命。

发明内容

本发明实施例提供了一种移位寄存器单元、移位寄存器、显示装置和驱动方法，用以解决现有移位寄存器单元存在Delay的叠加造成显示面板靠下面的显示行无法正常工作的问题和第三薄膜晶体管M3经常开启而影响其使用寿命的问题。

本发明实施例提供了一种移位寄存器单元，包括：

存储电容，一端与上拉结点连接，另一端与输出端连接；

第一薄膜晶体管，用于在输入信号为高电平时，为上拉结点和所述存储电容充电；

复位模块，用于根据复位信号的控制为所述上拉结点和所述存储电容放电；

第三薄膜晶体管，用于在第一时钟信号为高电平时，向输出端发送输出信号；

第八薄膜晶体管，用于在所述第三薄膜晶体管向所述输出端发送输出信号时，发送触发信号；

电位保持模块，用于根据所述第一时钟信号和第二时钟信号，交替控制下拉结点在下一个输入信号到来之前处于高电位以使所述上拉结点和所述输出端持续放电。

实施时，所述复位模块包括：

复位端子；

第二薄膜晶体管，栅极与所述复位端子连接、源极与所述上拉结点连接、漏极与低电平连接；

第四薄膜晶体管，栅极与所述复位端子连接、源极与所述输出端连接、漏极与低电平连接。

实施时，所述电位保持模块包括：

第五薄膜晶体管，源极和栅极与第二时钟信号输入端连接、漏极与下拉结点连接；

第六薄膜晶体管，源极与所述下拉结点连接、栅极与所述存储电容的一端连接、漏极与低电平连接；

第九薄膜晶体管，源极和栅极与第一时钟信号输入端连接、漏极与所述下拉结点连接；

第十薄膜晶体管，源极与所述上拉结点连接、栅极与所述下拉结点连接、漏极与低电平连接；

第十一薄膜晶体管，源极与所述输出端连接、栅极与所述下拉结点连接、漏极与低电平连接。

实施时，第三薄膜晶体管的W/L值大于第八薄膜晶体管的W/L值。

本发明实施例还提供了一种移位寄存器，包括多级级联的上述的移位寄存器单元，其中：

第n级移位寄存器单元的输出端连接第n-1级移位寄存器单元的复位端子；

第n级移位寄存器单元的INPUT_NEXT端连接第n+1级移位寄存器单元的输入端。

本发明实施例还提供了一种显示装置，包括上述的移位寄存器。

本发明实施例还提供了一种驱动上述移位寄存器的驱动方法，包括：

当第n级移位寄存器单元的输入端接收到高电平信号时，第一薄膜晶体管开启，对上拉节点充电；

当第一时钟信号为高电平时，输出端的输出信号为高电平；

下一个时钟信号周期内，复位信号为高电位，开始对本级上拉节点PU和输出端放电，使本级输出端为低电平。

之后，第一时钟信号和第二时钟信号交替控制使得在下一个输入信号到来之前本级输出端持续处于低电平。

本发明实施例提供的移位寄存器单元、移位寄存器、显示装置和驱动方法，使第n+1级移位寄存器单元的触发信号由第n级的INPUT_NEXT端传输来的第一时钟信号提供，能够避免由第n级移位寄存器单元的OUT信号（输出信号）为第n+1级移位寄存器单元提供触发信号带来Delay，解决了由于Delay的叠加造成显示面板靠下面的显示行无法正常工作的技术问题；另外，当第n级移位寄存器单元输出OUT信号之后、下一个INPUT信号（输入信号）到来之前，下拉结点PD在第一时钟信号和第二时钟信号的交替控制下一直保持高电平，这样就能保证上拉结点PU（直接连接第三薄膜晶体管M3的栅极）和输出端持续放电，从而解决了由于第三薄膜晶体管M3经常开启而影响其使用寿命的问题。

附图说明