[发明专利]一种具有低操作电压的BE-SONOS结构器件及形成方法

说明书

技术领域

本发明涉及微电子技术领域，尤其涉及一种具有低操作电压的BE-SONOS（Band-gap Engineering SONSO）结构器件。

背景技术

闪存是非易失存储器件的一种，传统的闪存利用浮栅极来存储数据，由于多晶硅是导体，浮栅极存储的电荷是连续分布的。当有一个泄漏通道的时候，整个浮栅极上存储的电荷都会通过这个泄漏通道而丢失。因此限制闪存按比例缩小能力的最大障碍是其隧穿氧化层厚度不能持续减小。因为在薄的隧穿氧化层情况下，直接隧穿和应力引起的泄漏电流等效应都会对存储器的漏电控制提出巨大的挑战。最近发展的SONOS结构，用具有电荷陷阱能力的氮化硅层取代原有的多晶硅存储电荷层，由于其用陷阱电荷存储电荷，所以存储的电荷是离散分布的。这样一个泄漏通道不会引起大的漏电流，因此可靠性大大提高。

典型的SONOS结构是由硅衬底（S）-隧穿氧化层（O）-电荷存储层氮化硅（N）-阻挡氧化层（O）-多晶硅栅极（S）组成。这种结构利用电子的隧穿来进行编译，空穴的注入来进行数据的擦除。为使编译和擦除的速度提高，需要较薄的隧穿氧化层（3nm左右）。然而如此薄的厚度使电荷的保持能力和编译/擦除过程中的耐久性会降低。但若采用较厚的隧穿氧化层，编译和擦除会需要较大的电场。擦除时的大电场，会使栅极的电子通过阻挡氧化层到达氮化硅存储层。这些注入的电子与从衬底注入的空穴达到动态的平衡，造成擦除态的饱和，如果更大的电压，会使擦除不能进行，影响器件的性能。如何在低电场的操作中，增进隧穿介电层的效能，实现快速擦除和保持能力以及提升耐久能力的同时实现是一个新的挑战。

Lue等人在美国专利US 2006/0198189A1中（“Non-Volatile Memory Cells, Memory Arrays Including the Same and Method of Operation Cells and Arrays”）公开了一种能带工程的BE-SONOS结构的隧穿介电层。Lue等人发表的关于BE-SONOS的技术论文（“BE-SONOS: A Bandgap Engineered SONOS with Excellent Performance and Reliability” . IEEE 2005; “A BE-SONOS (Bandgap Engineered SONOS) NAND for Post-Floating Gate Era Flash Memory” IEEE 2007）对这种结构的性能进行了讨论。BE-SONOS技术已被证实可以提供好的效能，能够实现擦除速度，保持能力和耐久能力的同时提升。

Hang-Ting Lue利用氧化硅和氮化硅构建U型能带结构，用两层薄氧化层夹一层薄的氮化硅的ONO层取代底部氧化层的结构。超薄的O1/N1/O2作为一个没有电荷陷阱的隧穿介质层，这是因为捕获电荷的平均自由程要大于这个ONO层的厚度，电子还没来得及受限，就已经穿过这个层。N2是存储电荷的层，用来存储注入的电荷。O3是阻挡氧化层，它可以防止门极电荷的注入。超薄的“O1/N1/O2”提供了一个“受调制的隧穿势垒”，这个势垒在低电场下会抑制直接隧穿，在高场下由于能带的偏移会有高效的空穴隧穿到存储电荷的氮化硅层，使擦除的效率增加。

Wu K H 等人通过控制反应气体的流速比来控制生成的氮化硅层Si/N含量比，使得靠近隧穿氧化层部分为富Si氮化硅层，而靠近阻挡氧化层的为富N氮化硅层，Si/N比是逐渐变化的，最终由于富硅和富氮氮化硅层的能隙不同，氮化硅层具有锥形的能带结构。在最佳的P/E操作电压下，对标准氮化硅层、富硅的氮化硅层和Si/N渐变的氮化硅层进行测试，发现具有锥形能带结构的氮化硅器件有较大的阈值电压偏移和更大的存储窗口（富硅的氮化硅的带隙为3.69ev，富氮的氮化硅的带隙为5.22ev）。通过对新器件的耐久能力进行测试，发现新器件在P/E循环10⁶次后，仍未观察到耐久能力的退化。室温下器件的电荷保持能力没有得到改善，但由于有较大的阈值电压偏移,运用外推法推测，经过10年后依然还有1.3 V的存储窗口。但是这个锥形的能带结构的擦除速度较慢，影响器件的性能。（WU K H , CHIEN H C, CHAN C C, et al . SONOS device with tapered band gap nitride. IEEE Transactions on Elect ron Devices, 2005, 52 (5) : 987 - 992.）。

发明内容