[发明专利]仿真过程中加载表项的方法及仿真设备

说明书

技术领域

本发明涉及电子技术，尤其涉及一种仿真过程中加载表项的方法及仿真设备。

背景技术

逻辑验证技术是利用仿真、等效模型、方法学等一系列的技术手段，使用各种电子设计自动化（Electronic Design Automatic，EDA）工具，在产品发布前证明逻辑设计符合项目需求的过程。逻辑验证的目的就是采用最有效的方式，尽快、尽可能多的发现逻辑设计上的缺陷，并为修改这些缺陷提供方便。尽快的发现设计上的缺陷意味着修正缺陷的成本就降低了。

现场可编程门阵列（Field Programmable Gate Array，FPGA）在系统中所处的位置决定了其在很多应用场景中都是担当协处理器的角色。中央处理单元（Central Processing Unit，CPU）通常需要将参数和表项通过物理接口配置给FPGA。其中，根据表项存储的位置，CPU可以将表项放在FPGA的内部（Random Access Memory，RAM）或外部扩展的存储器中。随着逻辑实现功能的逐步增强，逻辑所使用的表项变得越来越大，表项数量也越来越多，配置也越来越复杂。

对FPGA的逻辑验证过程主要是根据业务的实际环境，通过多个测试用例对FPGA进行逻辑仿真的过程。在仿真过程中，每个测试用例都需要先将所有表项配置一遍，这样逻辑才能正常工作，才能开始正式的仿真。配置表项的过程就是将每条表项逐一写入FPGA的内部RAM或外部扩展的存储器中的过程。配置的总时间是每条表项的配置时间与表项数量的乘积。当表项数量很多时，配置表项的时间总和会变得很长，这样大量时间就会花费在重复而机械的数据读写上。由于仿真时消耗的时间要比FPGA实际运行的时间高出很多，因此将大量时间花费在表项的配置上将严重影响仿真效率并最终影响项目进度。

发明内容

本发明提供一种仿真过程中加载表项的方法及仿真设备，用以提高仿真效率，加速项目进度。

本发明实施例提供一种仿真过程中加载表项的方法，包括：

从测试用例中获取所述测试用例使用的每个表项在仿真环境中的存储路径，所述表项以表项文件的方式进行存储；

从所述测试用例中获取每个所述表项在所述仿真环境中的加载路径，所述加载路径为将所述表项加载到所述仿真环境中的存储空间中所需的路径信息；

在执行所述测试用例时，分别将每个所述表项在所述仿真环境中的存储路径和加载路径作为输入参数，调用所述仿真环境中的系统函数，以使所述系统函数将每个所述表项写入所述仿真环境中的存储空间中。

本发明实施例提供一种仿真设备，包括：

第一获取模块，用于从测试用例中获取所述测试用例使用的每个表项在仿真环境中的存储路径，所述表项以表项文件的方式进行存储；

第二获取模块，用于从所述测试用例中获取每个所述表项在所述仿真环境中的加载路径，所述加载路径为将所述表项加载到所述仿真环境中的存储空间中所需的路径信息；

写入模块，用于在执行所述测试用例时，分别将每个所述表项在所述仿真环境中的存储路径和加载路径作为输入参数，调用所述仿真环境中的系统函数，以使所述系统函数将每个所述表项写入所述仿真环境中的存储空间中。

本发明实施例提供的仿真过程中加载表项的方法及仿真设备，是将测试用例使用的表项以表项文件的方式进行存储，通过获取表项在仿真环境中的存储路径和加载路径，然后以此为输入参数调用仿真环境中的系统函数，使用系统函数将表项一次性写入加载路径对应的仿真环境中的存储空间中。与现有技术中通过逻辑器件上的物理接口将表项逐一配置到逻辑器件的存储空间中的方案相比，本发明实施例的方案通过调用仿真环境的系统函数采用文件映射方式直接将表项写入仿真环境的存储空间中，不涉及逻辑器件加载通道上的任何节点，也不涉及具体逻辑时序，因此提高了在仿真环境中加载表项的速度，提高了仿真效率，进而加速了项目进度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例提供的仿真过程中加载表项的方法的流程图；

图2为本发明另一实施例提供的仿真过程中加载表项的方法的流程图；

图3为本发明又一实施例提供的仿真过程中加载表项的方法的流程图；