[发明专利]使用用于代码和数据空间的铁电随机存储器的堆栈处理器

说明书

相关申请

本发明要求在2011年5月16日提交的号码为61/486666的美国临时申请的优先权，且与全部和本申请同日提交的名称为“Stack Processor Using a Ferroelectric Random Access Memory(F-RAM)for Code Space and a Portion of the Stack Memory Space”；名称为“Stack Processor Using a Ferroelectric Random Access Memory(F-RAM)For Code Space and a Portion of the Stack Memory Space Having an Instruction Set Optimized to Minimize Processor Stack Accesses”；和名称为“Stack Processor Using a Ferroelectric Random Access Memory(F-RAM)Having an Instruction Set Optimized to Minimize Memory Fetch Operations”的美国专利申请相关。上述各申请的全部内容通过引用并入本申请，且全部转让给本申请的申请人瑞创国际公司(科罗拉多斯普林斯，科罗拉多)。

技术领域

本发明总体涉及包含非易失性存储器的可定制的集成电路装置领域。本发明尤其涉及为代码和数据空间使用铁电随机存取存储器(F-RAM)的堆栈处理器。

背景技术

现有的非易失性存储器技术尤其包括电可擦可编程只读存储器(EEPROM)和闪存。尽管该技术不断改进，但闪存的耐用率仍在F-RAM的耐用率之下的多个数量级。因此，对于使用需要高耐用度的闪存的应用，一些产品实际上将包括大的具有相关用户/程序的闪存阵列，确保将数据存储在特定存储单元(例如存储器组)中。一旦存储器组接近其耐用度极限，用户/程序会将所有数据移动到新的存储器组，将之前的存储器组标记为报废且指示不应再使用该存储器组。这样的浮置栅极装置的标准耐用度大约在10万～100万个写入周期之间。

还已知，相比F-RAM的写入，EEPROM和闪存的写入相对较慢。几乎瞬间完成F-RAM的写入周期，EEPROM和闪存的写入时间花费更长。进一步，F-RAM存储单元的写入发生在相对较低的电压上，且需要很小的电流来改变单元中的数据。

堆栈处理器的当前实现架构为在2003年2月2日的Paysan，B.的“A Forth Processor in an FPGA”；2006年7月9日的Paysan，B.的“b16-small-Less is More”；和2005年4月29日的Paysan，B.的“b16：Modern Processor Core”中所描述的以及在http://www.jwdt.com/～paysan/b16.html上所公开的b16处理器。基于堆栈的b16处理器具有保存在易失性寄存器中的堆栈的顶部和在两个互补金属氧化物半导体(CMOS)存储器中的堆栈的底部。这样的架构将导致可以同时访问数据和返回堆栈以及代码空间。此外，因为在断电时必须将相对大量的寄存器的内容存储到非易失性存储器中，所以支持堆栈保存在易失性存储器中的堆栈处理器架构会导致堆栈经受很长的且需要能量的断电时间。为了改善这种情况，将一些寄存器放在非易失性闪存中一定会导致闪存中固有的耐用问题。进一步，由于在正常操作中可以同时访问所有存储器，因此为代码和堆栈利用不同类型存储器的堆栈处理器架构会经受高的功率消耗峰值。

在b16堆栈处理器中，将每16位字映射为3条5位指令和额外的只可以为“空操作”(NOP)或CALL的1位指令。实际上这意味着在大多数情况中，第四指令通常为NOP，因此，指令集浪费每字中的1位和每3条指令的1个时钟周期(需要执行NOP)。进一步，b16堆栈处理器不共享代码和数据空间，所以当同时访问所有代码空间及数据和返回堆栈时，b16堆栈处理器架构需要更多的能量。

发明内容

可定制的集成电路装置一般需要提供某种片上处理单元以使装置能够根据用户所定义的程序执行不同的功能。可定制的装置的一示例市场在计量功能领域，相比例如闪存的非易失性存储器技术所适度提供的耐用周期，该可定制的装置需要更高的耐用周期。另一可能的市场为需要低功率存储单元的射频识别(RFID)。