[发明专利]防双高驱动电平的磁保持继电器驱动电路

说明书

技术领域

本发明涉及一种防双高驱动电平的磁保持继电器驱动电路。

背景技术

一般情况下主控CPU电路和磁保持继电器驱动电路的电源由同一个电源提供，在CPU刚刚上电时各项功能开始初始化，其控制磁保持继电器驱动电路的IO口电平将处于不确定状态，而此时磁保持继电器驱动电路也已经上电，很可能导致开关三极管误导通损坏驱动电路。

ZL201020245700.4的中国专利文件公开了一种磁保持继电器的驱动电路，如图1所示，RelayOn为高电平，RelayOff为低电平时， Q502，Q503快速进入导通状态，Q501，Q504则快速时入截止状态，电流经HVC-- > Q502-- > RYB-- > RYA-- > Q503-- > GAD，继电器通电闭合。当磁保持继电器由闭合需要断开时，令磁保持继电器控制信号RelayOn为低电平，RelayOff为高电平，Q501，Q504快速进入导通状态，Q502，Q503则快速进入截止状态，电流经HVC-- > Q501-- > RYA-- > RYB-- > Q504-- > GND，继电器通电断开。

上述电路，如果RelayOn、RelayOff（驱动信号或称控制信号）同时为高电平，则四个三极管同时导通，大电流直接流经同一侧的两个三极管，容易导致驱动电路损坏。

发明内容

本发明的目的是提供一种能够有效防止在CPU上电、复位以及死机时IO口电平的不确定状态对继电器造成损坏的驱动电路，用于抑制控制端口双高电平时的误操作对驱动电路的损坏。

为实现上述目的，本发明的方案是：一种防双高驱动电平的磁保持继电器驱动电路，所述驱动电路为桥式驱动电路，其第一桥臂对应的第一三极管的基极连接所述驱动电路的第一驱动端，第二桥臂对应的第二三极管的基极连接所述驱动电路的第二驱动端；所述驱动电路还包括一个防止第一三极管的基极与第二三极管的基极同时出现高电平的箝位电路；该箝位电路包括一个箝位三极管（Q5），该箝位三极管（Q5）的基极连接第一驱动端，第二驱动端与第二三极管基极之间串设有一个限流电阻（R7），箝位三极管（Q5）集电极通过该限流电阻（R7）连接第二驱动端，箝位三极管（Q5）的射极接地。

所述第二驱动端与第二三极管基极之间依次串设有所述限流电阻和一个正向二极管（D5）。

本发明为第一驱动端与第二驱动端添加优先级，用其中一个控制IO（驱动端）口去控制另外一个控制IO口，在给高优先级的控制IO口高电平时强行将另外一个控制IO口置低电平，有效防止在双高电平对驱动电路的损坏，同时将磁保持继电器置于已知的可控状态，达到有效防止控制IO口电平的不确定性对驱动电路造成损坏保护仪器，并可靠的将磁保持继电器置于可控状态的目的。

例如，设第一驱动端为高优先级，第二驱动端为低优先级，则第一驱动端连接箝位三极管的基极，第二驱动端通过限流电阻（R7）连接箝位三极管的集电极。当控制信号RelayOn、RelayOff都为高电平时，第一三极管的基极为高电平而导通，通过Q5将第二三极管的基极强制拉为低电平，使第二三极管截止，从而避免双高电平时电路出现误动作。

附图说明

图1是现有的驱动电路；

图2是本发明的箝位电路；

图3是实施例2的电路原理图。

具体实施方式

下面结合附图对本发明做进一步详细的说明。

实施例1

如图1的驱动电路，在左侧桥臂的三极管Q503与右侧桥臂的三极管Q504之间增加箝位电路，如图2，就可以将其改造为一个防双高驱动电平的驱动电路。箝位电路包括一个箝位三极管Q5（NPN三极管），该箝位三极管Q5的基极连接RelayOn驱动端，RelayOff驱动端与其对应的三极管Q504基极之间串设有一个限流电阻R7，Q5集电极通过限流电阻R7连接RelayOff驱动端， Q5的射极接地。