[发明专利]一种高压NLDMOS静电保护结构

说明书

技术领域

本发明涉及半导体制造领域，特别是涉及一种高压NLDMOS静电保护结构。

背景技术

目前，对高压电路的静电保护解决方案，一般有两种：一是采取自保护的方案，即被保护电路本身即具有一定的静电泄放能力，不需额外的静电保护措施；另一种则是采取外接保护电路的方案，这要求外接的保护电路在静电来临时的开启速度快于内部被保护电路，这样才能起到保护效果。然而，对于一些被保护高压器件来说，在静电来临时的开启速度虽然仍大于最大工作电压，但已经很接近于最大工作电压，这就导致外接保护电路的设计窗口很小，甚至几乎没有。这就要求内部电路只能采取自保护的结构。但是通常LDMOS（横向扩散金属场效应管）器件存在开启电流不均匀的问题，因此静电保护能力一般比较低。如何提高高压LDMOS器件的静电自保护能力，一直是高压静电设计的难题。

发明内容

本发明要解决的技术问题是提供一种能提高现有LDMOS器件静电自保护能力的NLDMOS静电保护结构。

为解决上述技术问题，本发明的NLDMOS静电保护结构，在硅衬底上排列成多指状,包括：

硅衬底上部形成有交替排列的高压N阱和高压P阱，器件左右最外侧的高压N阱中形成有相间排布的N型注入区和P型注入区，器件中间的高压N阱中形成有N型注入区，高压P阱中形成有相间排布N型注入区和P型注入区，多晶硅栅形成于高压N阱和高压P阱相接处的上方；

所有高压P阱中的N型注入区和P型注入区相连接地，左右最外侧的高压N阱中的P型注入区与该高压N阱中一N型注入区相连接静电输入端，所有器件中间高压N阱中的N型注入区接静电输入端，所有多晶硅栅接信号端。

其中，最外侧高压N阱中的N型注入区能完全包围住P型注入区。

其中，所述高压P阱中的N型注入区能完全包围住P型注入区。

其中，所述N型注入区为N+注入区（N型重掺杂注入区），所述P型注入区为P+注入区（P型重掺杂注入区）。

本发明是基于高压LDMOS的多指状结构，器件最外围设计成一等效高压SCR（可控硅半导体）的结构，器件内部其余多指结构均可用于正常电路应用。这两部分结构的区别在于漏端，SCR结构的漏端除了有N型杂质外，还有注入P型杂质，而其余多指LDMOS结构的漏端仅有N型杂质注入。这样，既能做到SCR结构和LDMOS的开启电压一致，但SCR的泄流能力远高于LDMOS结构，因此ESD（静电保护）能力有保证。当有静电来临时，所有的多指状结构一起开启，但由于开启后SCR的泄流能力强，因此电流均通过SCR结构泄放，其余LDMOS结构不会通过大电流，因此也就起到了保护LDMOS的效果。

另外，在正常工作时，包括SCR结构在内的LDMOS均可通过栅极输入信号来控制沟通开启或关断操作，因此对用于电源管理类大电流输出的LDMOS阵列结构来说，面积上也不会有牺牲。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是本发明NLDMOS静电保护结构的俯视图。

图2是本发明NLDMOS静电保护结构的剖视图。

图3是本发明NLDMOS静电保护结构的等效电路图。

图4是本发明NLDMOS静电保护结构于实际电路中的应用示意图。

图5是本发明NLDMOS静电保护结构另一实施例的剖视图。

附图标记说明

1 是高压N阱

2 是高压P阱

3 是N型注入区

4 是P型注入区

5 是多晶硅栅

6 是金属连线

7 是硅衬底

Vbp、Vbn 是电压

Rpw、Rnw 是电阻。

具体实施方式

如图1、图2所示，本发明的NLDMOS静电保护结构，在硅衬底上排列成多指状，包括：硅衬底上部形成有交替排列的高压N阱1和高压P阱2；本实施例中，该器件包括3个高压P阱，4个高压N阱（高压N阱和高压P阱的数量能根据器件性能的要求增加，不以本实施例中数量为限；如有M个高压P阱，M≥3，则高压N阱的数量为M+1）；器件左右最外侧的高压N阱1中形成有相间排布的N型注入区3和P型注入区4，器件中间的高压N阱1中形成有N型注入区3，高压P阱2中形成有相间排布N型注入区3和P型注入区4，多晶硅栅5形成于高压N阱1和高压P阱2相接处的上方；

多晶硅栅5作为器件的栅极连接电路信号端；