[发明专利]开口的形成方法和堆叠结构

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种开口的形成方法和堆叠结构。

背景技术

随着半导体集成电路技术的不断发展，半导体器件尺寸和互连结构尺寸不断减小，从而导致金属连线之间的间距在逐渐缩小，用于隔离金属连线之间的介质层也变得越来越薄，这样会导致金属连线之间可能会发生串扰。现在，通过降低金属连线层间的介质层的介电常数，可有效地降低这种串扰，因此，低K介电材料、超低K介电材料已越来越广泛地应用于互连工艺的介质层，低K介电材料的介电常数通常小于4大于等于2.2，超低K介电材料为介电常数常小于2.2。

由于空气是目前能获得的最低K值的材料（K=1.0），为了大幅的降低K值，在介质层中形成空气隙或孔洞以有效的降低介质层的K值。因此，为了能使得介电常数低于2.2，现在广泛应用的超低K介电材料为多孔材料。但是由于多孔材料的多孔性，利用多孔材料形成的介质层的机械强度较低，在进行晶片处理时容易受到损伤，例如，利用等离子体灰化工艺去除光刻胶时，所述等离子体会对暴露出的超低K介质层造成损伤。

为了减小灰化工艺对超低K介质层所造成的损伤，现有采用对超低K介质材料具有的高刻蚀选择比的氮化钛金属硬掩膜层作为刻蚀超低K介质层的掩膜，具体请参考图1~图3。

参考图1，提供基底100，在所述基底100表面形成超低K介质层101；在所述超低K介质层101表面形成氧化层102；在所述氧化层102表面形成氮化钛金属硬掩膜层103。所述氧化层102作为后续刻蚀氮化钛金属硬掩膜层103时的停止层，并作为超低K介质层101和氮化钛金属硬掩膜层103之间的隔离层。

参考图2，在所述氮化钛金属硬掩膜层103表面形成图形化的光刻胶层104，所述图形化的光刻胶层104中具有暴露氮化钛金属硬掩膜层103表面的第一开口，所述第一开口对应后续氮化钛金属硬掩膜层103待刻蚀的位置；以所述图形化的光刻胶层104为掩膜，刻蚀所述氮化钛金属硬掩膜层103，形成暴露所述氧化层102表面的第二开口105。

参考图3，去除图形化的光刻胶层103（图2所示），去除图形化的光刻胶层103时，由于氧化层102和氮化钛金属硬掩膜层103的保护，去除过程不会对超低K介质层101产生影响；以氮化钛金属硬掩膜层103为掩膜，沿第二开口105刻蚀所述氧化层102和超低K介质层101，形成第三开口106；去除氮化钛金属硬掩膜层103，在第三开口106填充满金属（图中为示出），形成金属互连结构。

但是采用氮化钛金属硬掩膜层103作为掩膜时，在形成第三开口106后，第三开口106的形状会发生变形，影响后续形成的金属互连结构的稳定性。

更多关于形成超低K介质层的工艺请参考公开号为US2008/0026203A1的美国专利文献。

发明内容

本发明解决的问题是提供一种开口的形成方法和堆叠结构，防止超低K介质层形成的开口发生变形。

为解决上述问题，本发明提供了一种开口的形成方法，包括：

提供基底，在所述基底上形成超低K介质层；

在所述超低K介质层表面形成刻蚀停止层；

在所述刻蚀停止层表面形成拉应力材料层；

在所述拉应力材料层表面形成氮化钛金属硬掩膜层；

刻蚀所述氮化钛金属硬掩膜层和拉应力材料层，形成第一开口，所述第一开口暴露刻蚀停止层表面；以所述氮化钛金属硬掩膜层和拉应力材料层为掩膜，沿第一开口刻蚀所述刻蚀停止层和超低K介质层，形成第二开口。

可选的，所述拉应力材料层的材料为氮化铝或拉应力的氮化硅。

可选的，所述钛金属硬掩膜层和拉应力材料层的总厚度为50~500埃。

可选的，所述拉应力材料层的材料为氮化铝时，所述钛金属硬掩膜层的厚度与拉应力材料层厚度的比例范围为0.7~1.7。

可选的，所述拉应力材料层的材料为拉应力的氮化硅时，所述钛金属硬掩膜层的厚度与拉应力材料层厚度的比例范围为0.8~1.5。

可选的，所述拉应力材料层的材料为拉应力的氮化硅时，所述拉应力材料层的拉应力为0~1500Mpa。

可选的，所述刻蚀停止层和超低K介质层之间还形成有碳化硅层。

可选的，所述超低K介质层和碳化硅层的形成方法为：在所述基底上形成超低K介质材料层；在所述超低K介质材料层表面形成碳化硅材料层；平坦化所述碳化硅材料层，形成碳化硅层和超低K介质层。

可选的，所述碳化硅层的厚度为10~200埃。

可选的，所述刻蚀停止层的厚度为50~500埃。