[发明专利]非易失性存储装置及其制造方法

说明书

本申请是申请号为200810142856.7、申请日为2008年3月24日、申请人为海力士半导体有限公司、发明名称为“非易失性存储装置及其制造方法”的发明专利申请的分案申请。

技术领域

本发明涉及一种非易失性存储装置及其制造方法。

背景技术

一般而言，在其中存储数据的非易失性存储装置的存储单元具有堆叠栅极结构。该堆叠栅极结构是通过在存储单元的沟道区上顺序地堆叠隧道介质层、浮置栅极、栅极间介质层、控制栅极、以及栅电极而形成。该浮置栅极用作电荷俘获层，且通常由例如多晶硅的导电层形成。

然而，已经披露了使用非导电层（例如，氮化物层）代替多晶硅作为电荷俘获层的非易失性存储装置。依照栅电极层的材料等，如上所述的使用非导电层作为电荷俘获层的非易失性存储装置，可分类成SONOS（硅/氧化物/氮化物/氧化物/硅）非易失性存储装置、MANOS（金属/Al₂O₃/氮化物/氧化物/硅）非易失性存储装置等。该非易失性存储装置具有形成直接隧穿层的隧道介质层、用于存储电荷的氮化物层、用作阻挡层的绝缘层、以及控制栅电极。

在使用例如多晶硅的导电层作为电荷俘获层的非易失性存储装置中，存在这样的问题，如果浮置栅极中存在任何微缺陷，则保持时间（retention time）显著减少。然而，在使用例如氮化物层的非导电层作为电荷俘获层的非易失性存储装置中，存在这样的优点，由于氮化物层的特性，对工艺中的缺陷的敏感性相对小。

此外，在使用导电层作为电荷俘获层的非易失性存储装置中，由于厚度约70埃以上的隧道介质层形成于浮置栅极下，低电压操作和高速操作的实施存在局限性。然而，在使用非导电层作为电荷俘获层的非易失性存储装置中，具有高速操作且要求低电压和低功耗的存储装置可以实现，因为相对薄的直接隧穿介质层形成于氮化物层下。

在制造使用非导电层作为电荷俘获层的非易失性存储装置时，一般而言，隔离层通过STI（浅沟槽隔离）方案形成在半导体衬底中，并且，栅极氧化物层、用于存储电荷的氮化物层、用作阻挡层的氧化物层、栅电极层等形成在包括隔离层的半导体衬底上。然后执行栅极图案化工艺，从而形成构成存储单元的栅极。

然而，如果制造使用非导电层作为电荷俘获层的闪存装置，用于存储电荷的氮化物层没有分离地形成于各个存储单元，而是沿存储单元的方向相互连接，即使在栅极图案化工艺进行之后。在此情况下，特定存储单元中包含的电荷俘获层中捕获的电荷会随着时间流逝而沿水平方向扩散到邻近的存储单元中。

图1是剖面图，说明制造MANOS型非易失性存储装置的传统方法。

见图1，半导体衬底10被蚀刻从而形成沟槽。用绝缘层缝隙填充（gap-filling）沟槽，形成隔离层11。然后隧道介质层12形成于半导体装置的有源区上。电荷俘获层13、阻挡绝缘层14、金属电极层15、以及栅电极层16和17顺序地形成于整个表面上。然后执行栅极图案化蚀刻工艺从而形成单元区域的栅极。

在传统的MANOS型非易失性存储装置中，电荷俘获层13也形成于有源区之间的隔离区上。因此，如果通过将电荷俘获到电荷俘获层13来实施编程之后，在高温进行烘烤，则捕获的电荷移动到邻近的栅极，这会减小编程阈值电压。这导致退化的保持特性（即，单元的电荷保持能力）。

图2是剖面图，说明制造SONOS型非易失性存储装置的传统方法。

见图2，半导体衬底20的隔离区被蚀刻从而形成隔离沟槽。使用绝缘层缝隙填充沟槽，形成隔离层21。隧道介质层22、电荷俘获层23、阻挡层24、用于控制栅极的导电层25、以及栅电极层26顺序地堆叠于包括隔离层21的整个表面上。

在传统的SONOS型非易失性存储装置中，低电压晶体管和高电压晶体管首先形成于外围区域（即，周边区域），然后将用作存储介质（medium）的单元形成。依照上述方法，单元区域的电荷俘获层沿字线方向与邻近单元共享。由此出现这样的问题，由于捕获的电荷会移动到邻近栅极，从而降低单元的编程阈值电压。这导致退化的保持特性（即，单元的电荷保持能力）。

此外，与浮置栅极比较，电荷俘获层的电荷捕获效率约为70％，因为不是所有通过隧道介质层的电荷都被捕获，而是仅其中部分被捕获。这样，必须通过增大编程偏压来补偿与这种低的效率相对应的阈值电压，不过很难形成用于传送高电压的高电压晶体管。

发明内容

本发明目的在于通过对电荷俘获层执行图案化工艺从而只在每个存储单元中形成电荷俘获层，由此防止电荷俘获层中存储的电荷扩散到邻近的存储单元。