[发明专利]一种低压带隙电压基准电路及其实现方法

说明书

技术领域

本发明涉及电压基准源技术，尤其涉及一种低压带隙(Bandgap)电压基准电路及其实现方法。

背景技术

电压基准源作为一个基本的单元电路，在数/模(D/A)、模/数(A/D)转换器和SDRAM等电路中占有极其重要的地位。在众多类型的电压基准源中，Bandgap电压基准电路应用最为广泛。

传统的Bandgap电压基准电路一般有图1和图2所示的两种结构，图1中，P型-金属-氧化物-半导体(PMOS，P-Mental-Oxide-Semiconductor)P11、PMOS P12、PMOS P13构成共源共栅的电流镜，用于镜像彼此电路上的电流，PMOS P14、PMOS P15、PMOS P16构成串叠式(cascode)电路，运算放大器(以下简称运放)OP1的正输入端连接PMOS P15的漏极，电阻R11的一端，负输入端连接PMOS P16的漏极和PNP M2的发射极，输出端连接PMOS P12和PMOS P13的栅极，电阻R11的另一端连接PNP M1的发射极，PNP M1的基极与PNP M2的基极连接在一起，并接地，PNP M1和PNP M2的集电极均接地，PMOS P14的漏极作为输出端，输出电压为VBG，并连接电阻R12的一端，电阻R12的另一端连接PNP M3的发射极，PNP M3的基极和集电极均接地。图1所示的Bandgap电压基准电路，运放OP1的正、负输入端的电压相同，所述PNP M2一般为多个PNP并联，所述运放OP1采用PMOS输入对结构，运放OP1正常工作所需最小的输入电压VCC＝|Vbe|+|Vgs|+|Vds|，其中，|Vbe|为PNP M2的发射极-基极电压，|Vgs|为运放OP1中PMOS输入对的源极-栅极电压，|Vds|为运放OP1中PMOS输入对的源极-漏极电压，由于|Vgs|电压较大，导致VCC电压较大，一般最小也需要2V左右。

图2中，PMOS P21、PMOS P22、PMOS P23构成共源共栅的电流镜，用于镜像彼此电路上的电流，PMOS P24、PMOS P25、PMOS P26构成串叠式(cascode)电路，运算放大器(以下简称运放)OP2的正输入端通过电阻R23连接PNP M4和PNP M5的基极，并通过电阻R21连接PMOS P25的漏极，负输入端通过电阻R24连接PNP M4和PNP M5的基极，并通过电阻R22连接PMOS P26的漏极和PNP M5的发射极，输出端连接PMOS P22和PMOS P23的栅极，电阻R25的一端连接PMOS P25的漏极，另一端连接PNP M4的发射极，PNP M4的基极与PNP M5的基极连接在一起，并接地，PNP M4和PNP M5的集电极均接地，PMOS P24的漏极作为输出端，输出电压为VBG，并连接电阻R26的一端，电阻R26的另一端接地。图2所示的Bandgap电压基准电路，运放OP2的正、负输入端的电压相同，电阻R21与电阻R23的阻值比等于电阻R22与电阻R24的阻值比，如电阻R21可以是两个电阻R22串联，电阻R23可以是两个电阻R24串联，等等；所述运放OP2采用PMOS输入对结构，运放OP2正常工作所需最小的输入电压较小，但由于电阻R21与电阻R22的存在，放大了运放OP2的偏差(offset)，不利于应用。

发明内容

为解决现有技术中的问题，本发明的主要目的在于提供一种低压Bandgap电压基准电路及其实现方法。

为达到上述目的，本发明的技术方案是这样实现的：

本发明提供的一种低压Bandgap电压基准电路，该电路包括：电流镜、采用N型-金属-氧化物-半导体(NMOS)输入对结构的运放、Bandgap输出电路、自适应调整电路、两条双极结型晶体管(BJT，Bipolar Junction Transistor)支路；其中，

所述电流镜，配置为接收运放的输出信号，提供电流给两条BJT支路；

所述运放，配置为差分输入两条BJT支路上端的电压，产生输出信号给所述电流镜，利用深度负反馈使两条BJT支路上端的电压相等；

所述自适应调整电路，配置为根据运放中NMOS输入对的工作情况自适应调整两条BJT支路中共基极BJT的基极电压；

所述两条BJT支路，配置为根据共基极BJT的基极电压，控制自身支路的电流，保证所述运放正常工作；

所述Bandgap输出电路，配置为镜像产生Bandgap电压基准电路的输出电压。

本发明提供的一种低压Bandgap电压基准电路的实现方法，该方法包括：