[发明专利]用于集成电路装置的晶粒密封件

权利要求书

1.一种装置，包括：

包括半导电衬底的晶粒，该晶粒包括切断面；

定义一周界的第一晶粒密封件；以及

至少一减低应力结构，它至少有一部分位于由该第一晶粒密封件所定义的该周界与该切断面之间，其中该切断面暴露该减低应力结构的至少一部分。

2.根据权利要求1所述的装置，其中该装置还包括位于由该第一晶粒密封件所定义的该周界内的第二晶粒密封件，以及其中该第一晶粒密封件为一外晶粒密封件。

3.根据权利要求1所述的装置，其中该至少一减低应力结构由位于多个绝缘材料层中的多条金属线及多个金属插塞构成。

4.根据权利要求1所述的装置，其中该第一晶粒密封件与该至少一减低应力结构是各由位于多个绝缘材料层中的多条金属线及多个金属插塞构成，且其中该第一晶粒密封件与该至少一减低应力结构有相同的组态。

5.根据权利要求1所述的装置，其中该第一晶粒密封件与该至少一减低应力结构是各由位于多个绝缘材料层中的多条金属线及多个金属插塞构成，且其中该第一晶粒密封件与该至少一减低应力结构有不同的组态。

6.根据权利要求5所述的装置，其中构成该第一晶粒密封件的至少该等金属线的水平厚度与构成该至少一减低应力结构的至少该等金属线的水平厚度不同。

7.根据权利要求6所述的装置，其中构成该第一晶粒密封件的至少该等金属线的该水平厚度小于构成该至少一减低应力结构的至少该等金属线的水平厚度。

8.一种装置，包括：

包括半导电衬底的晶粒，该晶粒包括切断面；

定义一周界的第一外晶粒密封件；

位于由该第一外晶粒密封件所定义的该周界内的第二内晶粒密封件；以及

至少一减低应力结构，它至少有一部分位于由该第一外晶粒密封件所定义的该周界与该切断面之间，其中该至少一减低应力结构由位于多个绝缘材料层中的多条金属线及多个金属插塞构成，且其中该切断面暴露该等金属线的至少一部分。

9.根据权利要求8所述的装置，其中该第一外晶粒密封件也由该等多条金属线及该等多个金属插塞构成，且其中该第一外晶粒密封件与该至少一减低应力结构有相同的组态。

10.根据权利要求8所述的装置，其中该第一外晶粒密封件与该至少一减低应力结构有不同的组态。

11.一种装置，包括：

包括多个晶粒的半导电衬底，其中相邻晶粒用数条切割道分离；以及

延伸越过位于一对相邻晶粒之间的一切割道的至少一减低应力结构，其中该对相邻晶粒中的每一者包括定义一周界的第一晶粒密封件，且其中该至少一减低应力结构的该至少一部分位于该对相邻晶粒上的该等第一晶粒密封件之间。

12.根据权利要求11所述的装置，其中该至少一减低应力结构与在该对相邻晶粒中的每一者上的该第一晶粒密封件接触。

13.根据权利要求11所述的装置，其中该至少一减低应力结构包括多个该减低应力结构，且其中该等多个减低应力结构中的每一者延伸越过位于该对相邻晶粒之间的一切割道。

14.根据权利要求11所述的装置，其中该至少一减低应力结构是由位于多个绝缘材料层中的多条金属线及多个金属插塞构成。

15.根据权利要求11所述的装置，其中该第一晶粒密封件与该至少一减低应力结构是各由位于多个绝缘材料层中的多条金属线及多个金属插塞构成，且其中该第一晶粒密封件与该至少一减低应力结构有相同的组态。

16.根据权利要求11所述的装置，其中该第一晶粒密封件与该至少一减低应力结构是各由位于多个绝缘材料层中的多条金属线及多个金属插塞构成，且其中该第一晶粒密封件与该至少一减低应力结构有不同的组态。

17.一种方法，包括下列步骤：

装设包括多个晶粒的半导电衬底，其中相邻晶粒用数条切割道分离；以及

形成越过分离两个相邻晶粒的一切割道的至少一减低应力结构，其中该对相邻晶粒中的每一者包括定义一周界的第一晶粒密封件，以及其中该至少一减低应力结构的该至少一部分位于该对相邻晶粒上的该等第一晶粒密封件之间。